集成电路原理与应用课程设计——触发器设计.doc
《集成电路原理与应用课程设计——触发器设计.doc》由会员分享,可在线阅读,更多相关《集成电路原理与应用课程设计——触发器设计.doc(32页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date集成电路原理与应用课程设计触发器设计湖南工程学院等级:湖南工程学院课 程 设 计课程名称 集成电路原理与应用 课题名称 触发器设计 专 业 电子科学与技术 班 级 1102 学 号 2011010402 姓 名 德 指导教师 孙静 2014 年 12 月 29 日湖南工程学院课 程 设 计 任 务 书课程名称 集成电路原理与应用 课 题 触发器设计 专业班级 电子科学
2、与技术1102 学生姓名 德 学 号 指导老师 孙静 审 批 任务书下达日期 2014 年 12 月 22 日任务完成日期 2015 年 01 月 02 日设计内容与设计要求设计内容:设计一个D触发器,要求如下:(1)采用传输门逻辑;(2)利用Cadence软件对电路进行仿真;(3)进行版图设计,并进行DRC和LVS验证。设计要求:1. 思路清晰,给出整体设计框图和总电路图以及程序清单;2. 单元电路设计,给出具体设计思路和电路;3. 整理仿真数据与曲线图表,提交版图设计,写出设计报告。主 要 设 计 条 件1. 提供电路仿真实验室;2. 提供电路仿真软件;3. 所用设备及元件需在设计后归还。
3、说 明 书 格 式1. 封面;2. 任务书;3. 说明书目录;4. 设计总体思路,基本原理和框图(总电路图);5. 单元电路设计,程序设计;6. 调试步骤;7. 故障分析与电路改进;8. 总结与体会;9. 参考文献;10. 课程设计成绩评分表。进 度 安 排第一周 星期一:课题内容介绍和查找资料;星期二:电路设计;星期三:电路仿真,修改方案;星期四:调试电路;星期五::确定程序流程图,编写程序;第二周 星期一二:编写调试程序;星期三:验收设计;星期四五:写设计报告,打印相关图纸;星期五下午:带报告书进行答辩;整理实验室及其它事情参 考 文 献1. 集成电路设计,清华大学出版社,叶以正、来逢昌编
4、2. 模拟CMOS集成电路设计第五版,西安交通大学出版社,毕查德拉扎维,陈贵灿(译)3. 模拟电路的计算机分析与设计-Pspice程序应用,清华大学出版社,高文焕、汪蕙编4. Spice通用电路模拟程序用户指南,清华大学出版社, Vladimirescu A著,田淑清译5. 集成电路版图设计,清华大学出版社,Christopher Saint编目 录一、 设计原理11.1 触发器的特点与分类11.2 D触发器原理11.3 软件介绍2二、 D触发器的设计22.1 D触发器电路图设计22.1.1 反相器电路设计32.1.2 传输门电路设计32.1.3 D触发器电路图42.1.4 D触发器电路仿真4
5、2.2 D触发器版图的设计52.2.1 版图设计基本知识52.2.2 版图设计步骤62.2.3 版图的验证62.2.4 D触发器版图7三、 总结体会8四、 参考文献9-一、 设计原理本设计是采用传输门逻辑设计一个D触发器,并利用Cadence软件对电路进行仿真;进行版图设计,并进行DRC和LVS验证。1.1 触发器的特点与分类触发器是能够存储一位二进制信息的基本单元。 触发器特点有如下两个: 1.有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1。 2.在适当输入信号作用下,可从一种状态翻转到另一种状态,在输入信号取消后,能将获得的新状态保存下来。把触发器按触发方式分,可分为电位触发方式、主
6、从触发方式及边沿触发方式。按逻辑功能分,可分为R-S触发器、D触发器、J-K触发器和T触发器。 1.2 D触发器原理 锁存器是一种基本的记忆器件,它能够储存一位元的数据。由于它是一种时序性的电路,所存器是一种基本的记忆器件,它能够储存一位元的数据。由于它是一种时序性的电路所以触发器不同于锁存器它是一种时钟控制的记忆器件。触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入则称这种触发器是上升沿 (下降沿) 触发的。 D触发器可用来储存一位的数据。通过将若干个触发器连接在一起可
7、储存多位元的数据它们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料。 D触发器是最常用的触发器之一。对于上升沿触发D触发器来说,其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化,其他时候Q则维持不变。 下图显示了D触发器的时序图及状态转换图、真值表。 图1 D触发器的时序图及状态转换图图2 D触发器真值表1.3 软件介绍Cadence 是一个大型的EDA 软件,它几乎可以完成电子设计的方方面面。包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含
8、的工具较多几乎包括了EDA 设计的方方面面。二、 D触发器的设计2.1 D触发器电路图设计2.1.1 反相器电路设计 反相器的原理如下:两个MOS管的开启电压VGS(th)P<0,VGS(th)N >0。通常为了保证正常工作,要求VDD>|VGS(th)P|+V GS(th)N。若输入vI为低电平(如0V)。则负载管导通,输入管截止。输出电压接近VDD。若输入vI为高电平(如VDD)。则输入管导通,负载管截止,输出电压接近0V。 综上所述,当vI为低电平时vo为高电平,vI为高电平时vo为低电平,电路实现了非逻辑运算,是非门反相器。 2.1.2 传输门电路设计 传输门的原理:
9、 TP和TN是结构对称的器件,它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V,且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏。故TP的衬底接+5V电压而TN的衬底接-5V电压。两管的栅极由互补的信号电压+5V和-5V来控制。分别用C和!C表示。传输门的工作情况如下:当C端接低电压-5V时TN的栅压即为-5V,vI取-5V到+5V范围内的任意值时,TN均不导通。同时、TP的栅压为+5V,TP亦不导通。可见当C端接低电压时,开关是断开的。为使开关接通可将C端接高电压+5V。此时TN的栅压为+5V,vI在-5V到+3V的范围内,TN导通。同时TP
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路 原理 应用 课程设计 触发器 设计
限制150内