多功能独立式逻辑分析仪设计与实现_刘绍贵.docx

《多功能独立式逻辑分析仪设计与实现_刘绍贵.docx》由会员分享，可在线阅读，更多相关《多功能独立式逻辑分析仪设计与实现_刘绍贵.docx（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 独 创 性 声 明 本人郑重声明：所提交的学位论文是本人在导师指导下独立进行研究 工 作所取得的成果。据我所知，除了特别加以标注和致谢的地方外，论文 中不 包含其他人已经发表或撰写过的研宄成果。对本人的研宄做出重要贡 献的个 人和集体，均己在文中作了明确的说明。本声明的法律结果由本人 承担。 学位论文使用授权书 本学位论文作者完全了解东北师范大学有关保留、使用学位论文的规 定，即：东北师范大学有权保留并向国家有关部门或机构送交学位论文的 复 印件和电子版，允许论文被查阅和借阅。本人授权东北师范大学可以将 学位 论文的全部或部分内容编入有关数据库进行检索 .可以采用影印、缩 印或其 它复制手段

2、保存、汇编本学位论文。 (保密的学位论文在解密后适用本授权书） 学位论文作者毕业后去向： 工作单位： _ 电话： 通讯地址： 邮编： III 摘 要 随着数字技术的发展和广泛应用，对数字系统的测试变得越来越重要。同时，由 于数 字集成电路的集成度越来越高、芯片引脚越来越多，使得逻辑信号测试也变得越 来越难。在 数字系统测试中，往往需要同时监测多路信号，并通过对这些信号进行时 序分析或者逻辑比 较以分析电路功能或查找电路故障。逻辑分析仪由于能同时检测多 路逻辑信号，并具有多种 触发方式和时序分析功能，是数字系统分析、设计的主要工 具，在教学、科研中广泛应用。 目前，商业化的逻辑分析仪只有两种，一

3、种是虚拟式逻辑分析仪，它是以计算机 为处 理核心，通过连接到计 算机上的采集器，进行逻辑信号采集。这种逻辑分析仪设 计、更新灵 活，但必须配备计算机才能工作。另一种是非虚拟式逻辑分析仪，或称为 独立式逻辑分析仪， 仪器内部集成了所有部件，不需要配备计算机，但价格一般比较 昂贵，不能很好地在教学和 科研实践中得到普及。因此，设计一种功能全面、价格合 理、可在教学科研中普遍应用的多 功能、独立式逻辑分析仪具有重要的应用价值和广 阔的市场前景。 本设计采用 FPGA 为核心控制器件。构建了基于 Nios II 软核处理器、 SDRAM 控 制器、 DMA 控制器、定时控制器和 PIO 控制器的处理器

4、系统；处理器系统和 USB 控 制器、 LCD 控 制器以及 LAN 控制器共同构成了系统硬件平台；并移植了 nC/OS-II 操 作系统和 HC/GUI 图形 用户界面开发系统构建了系统软件开发平台。 多功能独立式逻辑分析仪具有 16 个采样通道；采样频率可以设置为 100M、 50M、 20M; 采样深度为 3M*16Blt;具有字触发、上升沿触发、下降沿触发、立即触发等触 发方式。该多 功能独立式逻辑分析仪能通过触控屏、旋转编码开关控制数据采样，并 能通过 7 寸 LCD 显示 数据波形。在计算机上可以通过网络协议、 USB 协议控制逻辑 分析仪采样，并将采样数据显 示在上位机软件。 关

5、键字：逻辑分析仪； FPGA; NiosII; (iC/OS-II; (iC/GUI IV Abstract Digital system test is becoming more and more important with the development of digital technology and the wide application. At the same time, due to the integration of digital integrated circuit is highe and higher and the pins of digital chips

6、 get more and more, the test of logic signal is becoming increasingly difficult In testing digital system, we often need to monitor multichannel signals synchronously so as to analyze the timing sequence or compare the logic of signals to acquire the functions and find the fault of circuits. Logic A

7、nalyzers can not only detect multichannel logic signals at the same time, but also capture desired signals or time series with a variety of trigger modes. Hence it is one of the most important instruments in digital system analysis and design, and has been widely used in teaching and scientific rese

8、arch. At present, there are two kinds of the commercial logic analyzers. One is a virtual logic analyzer, which uses PC as the processing core and an acquisition device connected with the PC to collect logic signals and send to the PC for storing and displaying. The other is a non-virtual logic anal

9、yze or is called independent logic analyzer, which can work without a PC. Since the independent logic analyzers are always costly, they have not gained popularity in the teaching and scientific research. Therefore, a independent logic analyzer with multiple general functions and low price should hav

10、e important application value and broad market prospects. This design adopts FPGA as the core controlling device. The processor system is constructed based on Nios II soft core processor, SDRAM controller, DMA controller, time controller and PIO controller, which formed the system hardware platform

11、by combining with USB controller, LCD controlle and the LAN controller The system software platform is formed by transplanting |xC/OS_ II operating system and |xC/GUI graphical user interface development system into hardware platform. The implemented multi-functional independent logic analyzer has 1

12、6 sampling channels. The sampling frequency can be set to 100M,50M and 20M; Sampling depth is 3M* 16 bit; It can be triggered to sample by words , falling edge, rising edge and immediate trigger mode. The multi-functiona independent logic Analyzer can control data display format on a 7 inch LCD with

13、 the touch screen, and 4 rotary coding switches. On the other hand, it can be controlled by a PC through network or USB interface. Key words: Logic analyzer; FPGA; Nios II; |xC/OS- II; |xC/GUI VI 目 录 摘 要 I ABSTRACT . II 目 录 Ill 第 一 章 引 言 . 1 1.1 课题背景 . 1 1.2 研究现状及研究意义 . 1 1.3 论文结构安排 . 3 1.4 本章小结 . 4

14、 第二章系统硬件设计 . 5 2.1 系统设计指标 . 5 2.2 系统框架 . 5 2.3 硬件系统结构 . 7 2.3.1 旋转编码开关 . 7 2.3.2 FPGA 简介 . 9 2.3.3 SDRAM . 10 2.3.4 FLASH 配置芯片 . 10 2.3.5 以太网控制器 .11 2.3.6 USB 控制器 . 12 2.3.7 LCD 控制器 . 13 2.4 NIOSII 软核处理器系统构建 .15 2.4.1 配置锁相环 .15 2.4.2 Nios II 处理器定制 . 18 2.4.3 FPGA 配置 . 21 2.5 本章小结 . 22 第三章软件系统设计 .23

15、3.1 软件系统流程 . 23 3.2 软件平台构建 . 24 VII 3.2.1 nC/OS-II 系统移植 . 24 3.2.2 nC/GUI 图形支持系统移植 . 26 3.3 功能模块设计 . 28 3.3.1 采样存储模块 . 28 3.3.2 触屏显示模块 . 30 3.3.3 采样触发模块 . 32 3.3.4 逻辑分析仪控制模块 . 32 3.3.5 USB 传输控制模块 . 33 3.3.6 以太网传输控制模块 . 34 3.4 上位机程序设计 . 38 3.5 本章小结 . 40 第四章系统测试 . 41 4.1 系统实物 . 41 4.2 输入控制和采样显示测试 . 41

16、 4.3 上位机测试 . 45 4.4 本章小结 . 45 结论与展望 . 46 詩爐 . 47 1； if . 49 1 第一章引 言 1 . 1 课 题 背 景 从 20 世纪 50 年代末集成电路诞生以来，随着电子计算机、高速数字信号处理以 及大 规模集成电路的高速发展，导致数字系统的设计、检测变得越来越复杂。在教学 实验过程中， 需要测试数字电路多个地方的时序，要求仪器提供多个测试通道。逻辑 分析仪是一个能提供 多个测试通道并且能测试逻辑状态的仪器，已经在数字电路测试 中广泛应用。 目前市场上独立式逻辑分析仪的采样通道多但是售价高昂，不能在教学实验中得 到普 及；虚拟式逻辑分析仪价格低

17、廉但需借助 PC 机才能工作，占空间且价格高，不能 满足的一 般教学和科研的要求。本文结合独立式、虚拟式逻辑分析仪的优缺点拟设计 一款多功能的独 立式逻辑分析仪以满足教学实验的需求。 1.2 研究现状及研究意义 根据数字电路系统只有 、 1 两种逻辑状态的特点， 1973 年惠普公司研制出 第 一台逻辑分析仪。逻辑分析仪能对高速数字电路进行多通道数据采样，高存储深度 储存。逻 辑分析仪的出现也解决了数域测试中各项难题，让工程师们能更好地对数字 电路系统进行测 试分析。 逻辑分析仪发展到今天，出现了多种应用条件的逻辑分析仪，主要分为虚拟式逻 辑分 析仪和独立式逻辑分析仪。虚拟式逻辑分析仪是将采样

18、设备和计算机相结合的仪 器，这种仪 器对计算机完全依赖 1，却能充分使用计算机上丰富的软件 2。虚拟式逻辑 分析包括基 于计 算机的显示软件和采样通道 34。这类逻辑分析仪以 Saleae 公司生产 的逻辑分析仪软件为主。 下表为该公司生产的虚拟逻辑分析仪的相关参数及对应价格 : 2 表 1- 1 Saleae 公司虚拟逻辑分析仪 4 通道 8 通道 8 通道 C 高级） 16 通道 C 高级） Price $109 $219 $479 $599 Digital/Analog Inputs 1 8 8 16 Digital Only Inputs 3 - - - Digital Sample

19、Rates (max) 12 MS/s 100 MS/s 500 MS/s 500 MS/s Analog Sample Rates (max) 6MS/s 10 MS/s 50 MS/s 50 MS/s PC Connection USB 2.0 USB 2.0 USB 3.0 USB 3.0 虚拟式逻辑分析仪由于需用通过 USB 接口将采集到的数据传输到计算机上处理， 导致 了虚拟式逻辑分析仪的采样通道受到限制。目前市场上虚拟逻辑分析仪的通道数 最多为 16 个。如果在实验室配置这样的仪器不仅占用了实验室空间，还需要给每台仪 器配备一台计算 机，增大了实验室的开销。 独立式逻辑分析仪是一台

20、独立的测试设备，具有测试通道，显示窗口，存储和处 理功能， 其中以安捷伦、泰克两家仪器公司为领头羊，安捷伦的逻辑分析仪主要有 16800 系列、 16900 系列，泰克的逻辑分析仪主要有 TLA6400 系列、 TLA7000 系列。 国内独立式逻辑分析仪主 要是致远电子 LAB7000 系列、 LAB600 系列。这些独立式逻 辑分析仪具有通道多，存储深度 大，触发方式丰富等诸多优点，能解决各类数域测试 的问题。安捷伦的 16800 系列逻辑分析 仪的参数如下： 3 表 1- 2 安捷伦 16800 系列逻辑分析仪参数 型号 16801A 16802A 16803 A 16804A 1680

21、6A 16821A 16822A 16823 逻辑分析仪通道数 34 68 102 136 204 码型发生器通道数 48 48 48 无 无 高速计时缩放模式 4GHz(250ps) 64K 深 度 4GHz(250ps)， 64K 深度 最大计时采样率 C 1. 0GHz(l. 0ns)/ 1. 0GHz(l. 0ns)/ 半 /全通道） 500MHz(2. 0ns) 500MHz(2. 0ns) 最大状态时钟速率 250MHz (使用选件 250) 450MHz 选用器件 500) 250MHz (选用器件 250) 最大状态数据速率 250Mb/s (使用选件 250) 450Mb/s

22、 选用器件 500) 250Mb/s (选用器件 250) 最大存储深度 1M (使用选件 001) 1M (使用选件 001) 4M (使 4M (使用选件 004) 用选件 004) 16M (使用选件 16M ( 使 用 选 件 016) 32M (使用选件 032) 016) 32M (使用选 这些逻辑分析仪在提供优秀性能的同时，也拥有着高昂的价格，售价均为数万到 数十 万人民币。高昂的售价让很多中小型企业和教学实验室望而却步。在学生实验过 程中，用到 的数字电路系统速度往往不超过 10MW,如果实验室配置高端的逻辑分析 仪不仅需要花费大 量经费，同时这些设备也不能体现出应有的价值，往

23、往是出现性能 过剩的情况。 因此，研制一款低采样速度， 16 通道的多功能逻辑分析不仅能满足学生实验要求， 还 能解决实验室配备逻辑分析仪的经费问题，具有实际意义和应用价值。 1.3 论文结构安排 第一章主要讲述本论文的研究背景和研究现状，通过查阅大量的论文，对目前逻 辑分 析仪的型号、客户群体情况进行阐述。给出未来仪器的发展趋势，引出本论文设计 的创新性 和实用性。 第二章中给出逻辑分析仪的相关技术参数 和系统整体设计框架，便于对本系统有 个整 体的印象。接着讲解硬件平台搭建过程，及本设计中各硬件与 FPGA 的连接方式。 最后给出 硬件相关技术知识描述，和硬件在本设计中所起的作用。 4 第

24、三章主要讲解软件平台搭建过程，给出 nc/os-n、 PC/GUI 系统的移植过程。 在本章节 中，为各功能模块编写了应用 API，便于操作系统管理相关硬件和实现丰富 多样的功能。给 出上位机软件设计。 第四章给出了多功能独立式逻辑分析仪的系统测试结果。 总结与展望部分总结了本设计的技术难点和创新之处，并指出了该设计的不足之 处以 及未来提升的空间。 1.4 本章小结 在本章中，总结了现有逻辑分析仪的优缺点，根据不同用户市场的需求，提出了 多功 能独立式逻辑分析仪设计的必要性。 5 第二章系统硬件设计 2 . 1 系 统 设 计 指 标 逻辑分析仪的主要性能指标有： 采样通道：采样通道是衡量逻

25、辑分析仪同时监测多个通道的能力。通道数越多， 该仪 器就能同时监测越多的测试点。 采样深度：采样深度代表逻辑分析仪的数据存储能力，采样深度越大代表一次逻 辑采 样操作能够存储的数据越多，采集数据的时间越长。 采样频率：采样频率越高，逻辑分析仪就能够在更高工作速度的数字系统中采集 更多 数据。采样频率越高，采集同一个数字信号获得的数据就越多，获得的信息更加 精准，但需 要的采样深度也越大。 采样触发：采样触发是指， a 逻辑分析仪检测到信号满足设置的触发方式时，逻 辑分析 仪开始进行逻辑采样。多样的采样触发方式能有效的定位采样信息，在有限的 采样深度中存 储更多的有用信息。 本论文拟针对教学 和

26、一般科研应用，并结合独立式、虚拟式逻辑分析仪的优缺点， 设 计一款多功能便携、独立式逻辑分析仪。该逻辑分析仪拟实现如下性能指标： 1、 采 样 通 道 ： 16 个通道 ； 2、 存 储 深 度 ： 3M*16bit; 3、 采 样 频 率 ： 100M、 50M、 20M; 4、 触发方式：字触发、上升沿触发、下降沿触发、立即触发； 5、 支持协议 ： USB 协议、 TCP/IP 协议； 6、 用户控制方式：触控屏、旋转编码开关； 7、 波形显示方式： LCD 显示、上位机显示； 2.2 系统框架 本设计系统结构图如下 : 6 图 2-1 系统结构图 输入信号 :系统待测试的信号。 数据采

27、集模块：在该模块中用户通过采样界面设置采样频率为 lOOM/s、 50M/S或 20M/S; 通过字触发、上升沿触发、下降沿触发、立即触发等触发方式控制采样动作。 a 输入信号满 足通过触控屏设置的触发条件时，逻辑分析仪开始在采样时钟的控制下 进行采样，并将采集 到的数据将通过 DMA 直接存储到 SDRAM 中。 显示存储模块：该模块包括显示和存储两个部分。主要功能是将采集的数据储存 到 SDRAM 中并根据用户设置将数据以逻辑波形的形式显示到 LCD 上。 方式控制模块：该模块包括触控屏控制和旋转编码开关控制。通过触控屏可以设 置触 发方式并启动采样。通过旋转编码开关可以对逻辑波形进行缩放

28、、移动等操作。 主控模块：该模块是整个系统的控制核心，由在 FPGA 上实现的 Nios II 软核处 理器系 统构成。主控模块主要负责各个模块的工作协调，使系统有条不紊地运行。 上位机模块：该模块通过 USB 接口或者以太网接口与逻辑分析仪相连接，可以控 制逻 辑分析仪的采样过程，并显示采样的数据波形。 7 2.3 硬件系统结构 图 2-2 硬件结构框图 通过在 FPGA 中定制 NiosII 软核处理器控制外围设备。旋转编码开关、触控屏 和采样通 道为系统的输入设备，用于逻辑波形控制和数据采样； SDRAM、 FLASH、 FIFO 作为系统的 存储设备，用于存储系统运行程序和采样得到的数

29、据； LCD 控制器、 LCD 为系统的显示设备； USB 接口和以太网接口作为系统的通信设备。 2.3.1 旋转编码开关 旋转编码开关是一种将位置转换成电信号的器件。通过旋转旋钮，能产生存在相 位差 的两路脉冲信号。处理器通过检测两路输出信号的相位变化可以判断旋钮是顺时 针旋转还是 逆时针旋转。由于旋转编码开关每旋转一次只能产生一组具有相位差的电 平变化，可以通过 连续旋转实现多次连续变化。目前市面上的编码开关的输出信号有 电平变化和产生脉冲两 种，均是通过相位差判断旋转编码开关是顺时针还是逆时针旋 转。 旋转编码器通过与 1C 配合，起到递增、递减、翻页等功能，例如鼠标的翻页，菜 单的 选

30、择，音响的音量调节，医用器械的频率调节等。本论文中，通过旋转开关实现 波形缩放， 波形移动，光标移动等功能。 8 下图为本论文设计过程中使用的旋转编码开关 图 2- 3 旋转编码开关实物图 该旋转编码开关共有五个引脚，分别是 VCC、 GND、 SW、 A、 B。可以通过 A、 B 引脚 的输出脉冲相位差来判断旋转编码开关是顺时针旋转还是逆时针旋转。旋转编 码开关每旋转 一定角度就会产生一对具有相位差的脉冲输出，这些脉冲可以用于变量 累计。本设计中通过 旋转编码开关可以实现逻辑波形连续缩放、光标连续左右移动、 逻辑波形左右移动等功能。 旋转编码开关能有效的减少外围部件，同时还能増加用户 体验并使界面操作更加简洁。 完成旋转编码器电路连接后，需要确定旋转方向与 A、 B 引脚输出波形的相位