数电-第五章-时序逻辑电路ppt课件.ppt

《数电-第五章-时序逻辑电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《数电-第五章-时序逻辑电路ppt课件.ppt（88页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1一、时序电路的特点一、时序电路的特点1. 逻辑功能特点逻辑功能特点 任何时刻电路的任何时刻电路的输出，不仅和该时刻输出，不仅和该时刻的输入信号有关，而的输入信号有关，而且还取决于电路原来且还取决于电路原来的状态。的状态。2. 电路组成特点电路组成特点(1) 与时间因素与时间因素 (CP) 有关；有关；(2) 含有记忆性的元件含有记忆性的元件( (触发器触发器) )。组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1ql输输入入输输出出2二、时序电路逻辑功能表示方法二、时序电路逻辑功能表示方法1. 逻辑表达式逻辑表达式(1) 输出方程输出方程)(),( )(nnntQtXF

2、tY (3) 状态方程状态方程)(),( )(1nnntQtWHtQ (2) 驱动方程驱动方程)(),( )(nnntQtXGtW 2. 状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图组合逻辑组合逻辑电电 路路存储电路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP3三、时序逻辑电路分类三、时序逻辑电路分类1. 按逻辑功能划分：按逻辑功能划分： 计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、顺序脉冲发生器等。顺序脉冲发生器等。2. 按时钟控制方式划分：按时钟控制方式划分：同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟

3、CP，要更新，要更新状态的触发器同时翻转。状态的触发器同时翻转。异步时序电路异步时序电路电路触发器没有共用一个电路触发器没有共用一个 CP。3. 按输出信号的特性划分：按输出信号的特性划分：)( )(nntQFtY )(),( )(nnntQtXFtY 存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路455.1.1 时序电路的基本分析方法时序电路的基本分析方法一、一、 分析的一般步骤分析的一般步骤时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态表状态表状态图状态图时序图时序图

4、CP触触发发沿沿特性方程特性方程输出方程输出方程状态方程状态方程计算计算6二、二、 分析举例分析举例时钟方程时钟方程CPCPCPCP 210输出方程输出方程nnnQQQY012 驱动方程驱动方程nnQK,QJ2020 nnQK,QJ0101 nnQK,QJ1212 状态方程状态方程特性方程特性方程nnnnnnQQQQQQ2020210 nnnnnnQQQQQQ0101011 nnnnnnQQQQQQ1212112 例例 5.1.1 解解 1J1KC10Q0Q1J1KC11J1KC11Q2Q1Q2Q&FF1FF0FF2CPY7nnQQ210 nnQQ011 nnQQ112 nnnQQQY012

5、CP Q2 Q1 Q0 Y012345010 0 010 0 110 1 111 1 111 1 0101 0 00 1 011 0 11000001/1011/1111/1110/1100/1/0有效状态和有效循环有效状态和有效循环010101/1/1无效状态和无效循环无效状态和无效循环能否自启动能否自启动?能自启动：能自启动： 存在无效状态，但没有存在无效状态，但没有形成循环。形成循环。不能自启动：不能自启动： 无效状态形成循环。无效状态形成循环。方法方法18方法方法2 利用卡诺图求状态图利用卡诺图求状态图nnQQ210 nnQQ011 nnQQ112 11001100Q2n+1Q2nQ1

6、nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 10 00001111Q0n+1Q2nQ1nQ0n0100 01 11 00Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011111101000 010 110100000 001 011111 110 100010 101 9000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发下降沿触发Q2Q1Q0000001011111110100000Y105.1.2 时序电路的基本设计方法时序电路的基本设计方法1.

7、 设计的一般步骤设计的一般步骤时序逻辑时序逻辑问题问题逻辑逻辑抽象抽象状态转换状态转换图（表）图（表）状态状态化简化简最简状态最简状态转换图（表）转换图（表）电路方程式电路方程式（输出方程、（输出方程、状态方程）状态方程）根据状态方根据状态方程、触发器程、触发器特性方程，特性方程，求出求出驱动方程驱动方程选定触发选定触发器的类型器的类型逻辑逻辑电路图电路图检查能否检查能否自启动自启动112. 设计举例设计举例按如下状态图设计时序电路。按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1nnnQQQ012 解解 已给出最简状态图，若用同步方式：已给出最简状态图，

8、若用同步方式：00 01 11 1001 nQ2nnQQ01Y000001 02QQY 为方便，略去为方便，略去右上角右上角 标标n。00 01 11 1001 nQ2nnQQ0110 nQ101010 010QQn 11 nQ0100101211QQQQQQn 12 nQ0011020112QQQQQn 例例 5.1.2 12010QQn 0101211QQQQQQn 020112QQQQQn 选用选用 JK 触发器触发器100 KJ01021 , QKQQJ 约束项约束项022201)(QQQQQQ 02201201QQQQQQQQ 02201QQQQQ CP1KC1FF1&1JY1J1K

9、C1FF01KC1FF2&1J1&110111000能能自启动自启动/0/102012 QK,QQJ 02QQY 131/1 例例 5.1.3 设计设计 一个串行数据检测电路，要求输入一个串行数据检测电路，要求输入3 或或 3 个以上数据个以上数据1时输出为时输出为 1，否则为，否则为 0。 解解 S0 原始状态原始状态(0)S1 输入输入1个个1S2 连续输入连续输入 2 个个 1S3 连续输入连续输入 3 或或 3 个以上个以上 1S0S1S2S3X 输入数据输入数据Y 输出入数据输出入数据0/01/00/01/00/00/01/1S0S1S20/01/00/01/00/01/10/00/

10、014S0S1S20/01/00/01/00/01/1M = 3，取取 n = 2S0 = 00S1 = 01S2 = 110001110/01/00/01/00/01/1选选 JK ( ) 触发器触发器, ,同步同步方式方式Q1nQ0nX0100 01 11 10Y000001 nXQY1 Q11nnXQQ011 Q21XQn 1015nnXQQ011 nnnnQXQQXQ1010 nnQXQ01 约束项约束项nnnQXQXQ101 XQn 10nnQXXQ00 nXQJ01 XK 1XJ 0XK 0nXQY1 &CPX1Y1J1KC1FF0Q0无效状态无效状态 10000010000/01

11、111 111/1能自启动能自启动Q11KC1FF1&1J165.2.1 计数器的特点和分类计数器的特点和分类一、计数器的功能及应用一、计数器的功能及应用1. 功能：功能： 对时钟脉冲对时钟脉冲 CP 计数。计数。2. 应用：应用：分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。序列、进行数字运算等。二、计数器的特点二、计数器的特点1. 输入信号：输入信号：计数脉冲计数脉冲 CPMoore 型型2. 主要组成单元：主要组成单元： 时钟触发器时钟触发器17三、三、 计数器的分类计数器的分类按数制分：按数制分：二进制计数器二进制计数器十进制计数器十进制计数器N 进

12、制进制( (任意进制任意进制) )计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 (Up-Down Counter)按触发器翻转按触发器翻转是否同时分：是否同时分：同步计数器同步计数器 (Synchronous )异步计数器异步计数器 (Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器18计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效状态数状态数 。3 位二进制同步加法计数器：位二进制同步加法计数器

13、：823 M00001111/14 位二进制同步加法计数器：位二进制同步加法计数器：000111/11624 Mn 位二进制同步加法计数器：位二进制同步加法计数器：nM2 19一、二进制同步计数器一、二进制同步计数器1. 3位位二进制同步加法计数器二进制同步加法计数器(1) 结构示意框图与状态图结构示意框图与状态图三位二进制同步三位二进制同步加法计数器加法计数器CPCarry输入计数脉冲输入计数脉冲送给高位的进位信号送给高位的进位信号000001/0010/0011/0100/0101/0110/0111/0/12021FF2、FF1、FF0Q2、Q1、Q0设计方法一：设计方法一：按前述设计步

14、骤进行按前述设计步骤进行 （P297 299）设计方法二设计方法二：按计数规律进行级联按计数规律进行级联 CPQ2Q1Q0C0123456780 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0000000010C = Q2n Q1n Q0n来一个来一个CP翻转一次翻转一次J0= K0 = 1当当Q0=1，CP到来即翻转到来即翻转J1= K1 = Q0当当Q1Q0=1，CP到来即翻转到来即翻转J2= K2 = Q1Q0= T0= T1= T2(2) 分析和选择触发器分析和选择触发器21J0= K0 =1J1= K1 = Q0J2= K2 = Q1Q0CP1

15、J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2串行进位串行进位触发器触发器负载均匀负载均匀CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q2并行进位并行进位低位触发低位触发器负载重器负载重(3) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图22C = Q2n Q1n Q0n23(5) n 位二进制同步加法计数器级联规律：位二进制同步加法计数器级联规律： -100121 ijnjnnniniiQQQQQT(4) 用用T 型触发器构成的逻辑电路图型触发器构成的逻辑电路图CP1J1KC1FF011J1KC1FF11

16、J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&23B = Q2n Q1n Q0nBorrow若用若用T 触发器：触发器：2. 二进制同步减法计数器二进制同步减法计数器CP Q2Q1Q0B012345670 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000012FF FF FF、012 QQQ、 向高位发出的借位信号向高位发出的借位信号T0 = 1T1=Q0nT2= Q1n Q0n级联规律：级联规律： 1-00121 ijnjnnniniiQQQQQTCP1J1KC1FF011J1KC1FF11J1KC1FF1&BQ0Q1Q2Q0Q1Q2243.

17、 3 位位二进制同步可逆计数器二进制同步可逆计数器(1) 单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器加加/ /减减控制端控制端 0/ DU加计数加计数T0 = 1、T1= Q0n、 T2 = Q1nQ0n /012nnnQQQBC 1/ DU减计数减计数T0 = 1、T1= Q0n、 T2= Q1nQ0nnnnQQQBC012 / CPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U / D 1&1&1&1C/B25(2) 双时钟输入二进制同步可逆计数器双时钟输入二进制同步可逆计数器加计数脉冲加计数脉冲减计数脉冲减计数脉冲CP0= CPU+

18、CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0nCPU 和和CPD 互相排斥互相排斥CPU = CP，CPD= 0CPD= CP，CPU= 0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD264. 集成二进制同步计数器集成二进制同步计数器(1) 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器1 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地

19、地引脚排列图引脚排列图逻辑功能示意图逻辑功能示意图Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR = 0Q3 Q0 = 0000同步同步并行置数并行置数CR=1，LD=0，CP 异步异步清零清零Q3 Q0 = D3 D0 1) 74LS161 和和 74LS1632774161的状态表的状态表 输输 入入 输输 出出 注注CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0

20、 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR = 1, LD = 1, CP ，CTP = CTT = 1 二进制同步加法计数二进制同步加法计数CTPCTT = 0CR = 1，LD = 1，保持保持若若 CTT = 0CO = 0若若 CTT = 1nnnnQQQQCO0123 2874163的状态表的状态表2) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 12 11 10 9Q0 Q1 Q2 Q3EN CP CR21使能端使能

21、端也可作也可作计数脉计数脉冲输入冲输入计数脉计数脉冲输入冲输入也可作也可作使能端使能端异异步步清清零零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 29(2) 集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器1) 74191（单时钟）（单时钟）Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时加计数时CO/BO= Q3nQ2nQ1nQ0n并行异并行异步置数步置数减计数时减计数时CO/BO= Q3nQ2n

22、Q1nQ0n1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 301 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D

23、32) 74193( (双时钟双时钟) )COQ0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO =CO=131321. 二进制异步加法计数器二进制异步加法计数器CPQ0Q1Q2CP0 = CPCP1 = Q0CP2 = Q1用用T 触发器触发器 (J = K = 1)

24、下降沿下降沿触发触发C = Q2n Q1n Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行并行进位进位若采用若采用上升沿上升沿触发的触发的 T 触发器触发器CP0= CPCP1=Q0CP2=Q133D 触发器构成的触发器构成的 T 触发器触发器 ( D = Q )， 下降沿下降沿触发触发若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0Q0Q1FF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0343536按数制分：按数制分：二进制计数器二进制计数器十进制计

25、数器十进制计数器N 进制进制( (任意进制任意进制) )计数器计数器按计数按计数方式分：方式分：加法计数器加法计数器减法计数器减法计数器可逆计数可逆计数 (Up-Down Counter)按触发器翻转按触发器翻转是否同时分：是否同时分：同步计数器同步计数器 (Synchronous )异步计数器异步计数器 (Asynchronous )按开关按开关元件分：元件分：TTL 计数器计数器CMOS 计数器计数器2. 二进制异步减法计数器二进制异步减法计数器CPQ2Q1Q00123456780 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0用用T 触发器触发器

26、(J = K = 1) 上升沿触发上升沿触发CP0= CPCP1= Q0CP2= Q1B = Q2n Q1n Q0n二进制异步计数器级间连接规律二进制异步计数器级间连接规律计数规律计数规律T 触发器的触发沿触发器的触发沿上升沿上升沿下降沿下降沿加法计数加法计数CPi = Qi-1CPi = Qi-1减法计数减法计数CPi = Qi-1CPi = Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&371 2 3 4 5 6 714 13 12 11 10 9 8CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1

27、CP0Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD3. 集成二进制异步计数器集成二进制异步计数器74197、74LS197计数计数/ /置数置数异步清零异步清零0 CR000030 QQ异步置数异步置数 1 CR0/ LDCT 3030DDQQ 加法计数加法计数 1 CR1/ LDCT二二 八八 十六进制计数十六进制计数38二二-八八-十六进制计数器的实现十六进制计数器的实现M = 2CPCP 0计数输出：计数输出：0QM = 8CPCP 1计数输出：计数输出：1 23 QQQQ1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1C

28、P011J1KC1FF0Q0Q0M = 16010,QCPCPCP 计数输出：计数输出：0 1 23QQQQ其它：其它：74177、74LS177、74293、74LS293 等。等。301,QCPCPCP 1 2 30QQQQ39（8421BCD 码）码）1. 十进制同步加法计数器十进制同步加法计数器0123QQQQ00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/100000000Q3nQ2nQ1nQ0n00 01 11 10 10 0001 11 10CCPCPCPCPCP 3210 nnQQC03 40Q1nQ0nQ3

29、nQ2n 00 01 11 100001 11 10Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 10 1 0 11 0 0 1 0 0 0 00 0 1 00 1 1 00 1 0 01 0 0 00 0 1 10 1 1 1 nnQQ010 nnnnnnQQQQQQ0101311 nnnnnnnnQQQQQQQQ021201212 nnnnnnQQQQQQ0301213 状态方程状态方程选择选择下降沿下降沿、JK 触发器触发器驱动方程驱动方程J0 = K0 = 1,J1= Q3nQ0n, K1= Q0J2 = K2 = Q1nQ0nJ3 = Q2nQ1nQ0n , K3 =

30、Q0n 逻辑图逻辑图CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3检查能否自启动检查能否自启动将无效状态将无效状态1010 1111代入状态方程：代入状态方程：1010 1011 01001110 1111 10001100 1011 0100能自启动能自启动nnQQC03 412. 十进制同步减法计数器十进制同步减法计数器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/03. 十进制同步可逆计数器十进制同步可逆计数器424. 集成十进制同步计数器集成十进制同步

31、计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 9VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与引脚排列与74161相同相同)0 CR(74162 同步清零同步清零) 1 CR0 LD CP1 LDCR1PT CTCTnnQQCO03 nnQQCTCO03T 0PT CTCT1T CT进位信号保持进位信号保持0T CT进位输出低电平进位输出低电平(1) 集成十进制同步加法计数器集成十进制同步加法计数器43(2) 集成十进制同步可逆计数器集成十进制同步可逆计数器1) 74190 (

32、单时钟，引脚与单时钟，引脚与74191相同相同)0 LD 3030DDQQ 1 LD0 CT 0/ DU加法计数加法计数1/ DU减法计数减法计数nnQQBOCO03/ nnnnQQQQBOCO0123 / 1 LD1 CT1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3442) 74192 (双时钟，引脚与双时钟，引脚与74193相同相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 9D1 Q1 Q0 CPD CPU Q2 Q3 地地VC

33、C D0 CR BO CO LD D2 D31 CR0 LD 3030DDQQ 0 CR1 LD0 CR1 DUCP,CP加法计数加法计数1 UDCP,CPnnUQQCPCO03 减法计数减法计数nnnnDQQQQCPBO0123 1 LD0 CR 1 DUCPCP451 2 3 4 5 6 714 13 12 11 10 9 8S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q33. 集成十进制异步计数器集成十进制异步计数器S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1 = 5CP0CP11 10 0 0 01 11 0 0 1M = 2CPCP

34、00QM = 5CPCP 11 23 QQQM = 10CP010,QCPCPCP 01 23 QQQQ301,QCPCPCP 1 230QQQQCPCPCP4647同步置数同步置数异步异步清零清零六六进制进制计数器计数器七七进制进制计数器计数器方法方法用触发器和门电路设计用触发器和门电路设计用集成计数器构成用集成计数器构成)102(4 MM或或清零端清零端置数端置数端(同步、异步同步、异步) 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。48一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数当当 M 进制计数到进制计数到 SN 1 后使计

35、数回到后使计数回到 S0 状态状态2. 求归零逻辑表达式；求归零逻辑表达式；1. 写出状态写出状态 SN 1 的二进制代码；的二进制代码；3. 画连线图。画连线图。 例例5.2.1 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。解：解：1. 013QQQCR 111SSN 013QQQLD 或或= 10112. 归零表达式：归零表达式：3. 连线图连线图Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步清零同步置零同步置零49二、利用异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当

36、计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）1. 写出状态写出状态 SN 的二进制代码；的二进制代码；2. 求归零逻辑表达式；求归零逻辑表达式；3. 画连线图。画连线图。 例例5.2.2 用二用二-八八-十六进制异步计数器十六进制异步计数器197构成构成12进制计数器。进制计数器。110012 S23QQCR 23QQLD 或或Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCP1LDCT/&状态状态S12的作用：的作用：产生归零信号产生归零信号异步清零异步清零异步置零异步置零50三、三、 计数容量的扩展

37、计数容量的扩展1. 集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16 = 256 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10 = 100512. 利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器1

38、) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP 例例 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1= 10N2 = 6个位芯片应逢十进一个位芯片应逢十进一522) 用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。Q0 Q1 Q2

39、 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO0用用 产生产生信号：信号：) 111100 (60 SSN用用 产生产生信号：信号：) 111011 (591 SSN&11&先用两片先用两片74161构成构成 256 进制计数器进制计数器5374162 。再用归零法将再用归零法将M = 100改为改为N = 60进制计数器，进制计数器，即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。BCD591 1001 0101）（ SSN先用两片先用两片

40、74162构成构成 10 10 进制计数器，进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO011&11541. 清零清零( (或置数或置数) )端计数终值为端计数终值为 清零清零( (或置数或置数) )端计数终值为端计数终值为 2. 用集成用集成 计数器扩展容量后计数器扩展容量后， 终值终值 SN ( (或或 SN1 ) )是是；用集成用集成计数器扩展容量后，计数器扩展容量后，终值终值 SN ( (或或SN1 ) )的代码由个位

41、、十位、的代码由个位、十位、百位的百位的对应的对应的 构成。构成。555656575.3 (Register and Random Access Memory)5.3.1 寄存器的主要特点和分类寄存器的主要特点和分类一、一、 概念和特点概念和特点1. 概念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器：寄存器： 具有寄存功能的电路。具有寄存功能的电路。2. 特点特点 主要由触发主要由触发器构成器构成,一般不一般不对存储内容进对存储内容进行处理。行处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 串行串行

42、输入输入串行串行输出输出5758二、二、 分类分类1. 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )2. 按按开关元件开关元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型触发器型触发器) )( (同同 TTL) )595.3.2 基本寄存器基本寄存

43、器 一个触发器可以存储一个触发器可以存储 位二进制信号；寄存位二进制信号；寄存 n 位位二进制数码，需要二进制数码，需要 个触发器。个触发器。1 n一、一、4 边沿边沿 D 触发器触发器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CR异步清零异步清零00000同步送数同步送数1d0d1d2d3 特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。60二二 、双、双 4 位锁存器位锁存器 (74116)(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能

44、示意图Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB21异步清零异步清零送数送数控制控制数码并行输入数码并行输入数码并行输出数码并行输出(二二) 逻辑功能逻辑功能清零清零0 CR送数送数00000123 QQQQ1 CR0BA LELE01230123ddddQQQQ 保持保持1 CR1BA LELE不变不变0123QQQQ61三、三、 4 4 寄存器阵列寄存器阵列 (74170、74LS170)(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行数码输入并行数码输入数数 码码 输输 出

45、出AW0、AW1 写入地址码写入地址码AR0、AR1 读出地址码读出地址码ENW 写入时钟脉冲写入时钟脉冲ENR 读出时钟脉冲读出时钟脉冲1 2 3 4 5 6 7 816 15 14 13 12 11 10 974170VCC D0 AW0 AW1 ENWENR Q0 Q1D1 D2 D3 AR1 AR0 Q3 Q2 地地62(二二) 逻辑功能逻辑功能16个个D锁存器锁存器 构成存储矩阵构成存储矩阵能存放能存放4个字个字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF

46、20FF21FF22FF23FF30FF31FF32FF330 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 0特点特点: 能同时进行读写能同时进行读写; 集电极开路输出集电极开路输出每个字有每个字有4位：位：3330232013100300QQQQQQQQ、6263 5.3.3 移位寄存器移位寄存器一、单向移位寄存器一、单向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3时钟方程时钟方程C

47、PCPCPCPCP 3210驱动方程驱动方程nnniQDQDQDDD2312010 、状态方程状态方程nnnnnninQQQQQQDQ21311201110, Di00000000101110000000101110000001001100000110110000010100000100000010000064左移寄存器左移寄存器Di左移左移输入输入左移左移输出输出驱动方程驱动方程innnDDQDQDQD 3322110、状态方程状态方程innnnnnnDQQQQQQQ 13312211110,主要特点：主要特点：1. 输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移

48、； 2. 寄存寄存 n 位二进制数码。位二进制数码。n个个CP完成完成串行输入串行输入，并可，并可从从Q0 Q3 端获得端获得并行并行输出，再经输出，再经 n 个个CP又获得又获得串行输出串行输出。3. 若串行数据输入端为若串行数据输入端为 0，则，则 n 个个CP后寄存器被清零。后寄存器被清零。Q3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF365二、双向移位寄存器二、双向移位寄存器FF1DC13Q&11DC12FFQ&11DC11FFQ&1FF&C101DQ1QQQQ1302CPSLDDSRM1D0D1D2D366三、集成移位寄存器三、集成移位寄存器1. 8 位单向移

49、位寄存器位单向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 8VCC Q7 Q6 Q5 Q4 CR CPQ7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0保持保持不变不变710SBSAQQQDDDS 送数送数677419474194功能表功能表0Q1QM3D2D1D0D2Q3Q74194MCRCPSLSR01DD2. 4 位双向移位寄存器位双向移位寄存器 74LS19468695.3.4 移位寄存器型计数器移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11

50、DFF0C11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1），（nnnnQQQFD1100 特点：特点：电路结构简单，计数顺序一般为非自然态序，电路结构简单，计数顺序一般为非自然态序，用途极为广泛。用途极为广泛。70一、环形计数器一、环形计数器1. 电路组成电路组成Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF32. 工作原理工作原理nnQD10 1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环713. 能自启动的环型计数器能自启动的环型计数