数字电路与逻辑设计ppt课件.ppt





《数字电路与逻辑设计ppt课件.ppt》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计ppt课件.ppt(86页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、数字电路与数字电路与逻辑设计逻辑设计数字电子技术数字电子技术注:打“*”为可不讲授内容第第第第第第5 5 5章章章章章章 常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑常用时序逻辑 模块及其应用模块及其应用模块及其应用模块及其应用模块及其应用模块及其应用学习要点:学习要点:计数器、寄存器等中规模集成电路的逻辑功能和使用方法5.1 计数器计数器在数字电路中,能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器5.1.1 二进制计数器和十进制
2、计数器二进制计数器和十进制计数器1 1、二进制同步计数器、二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序: /C nnnQQQ012选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图nnnQQQC012输出方程:CPCPCPCP210时钟方程:CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时,在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时,在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ012
3、2Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&电路图由于没有无效状态,电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC01213位二进制同步减法计数器位二进制同步减法计数器选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。状态图输出方程: 000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列顺序: /B nnnQQQ012CPCPCPCP210时钟方程
4、:nnnQQQB012CPQ0Q1Q2B时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时,在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时,在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&电路图由于没有无效状态,电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB01213位二进制同步可逆计数器位二进制同步可逆计数器设用U/D表示加减控制
5、信号,且U/D0时作加计数,U/D 1时作减计数,则把二进制同步加法计数器的驱动方程和U/D相与,把减法计数器的驱动方程和U/D相与,再把二者相加,便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D电路图 74LS161 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS161 1
6、2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数。CR=LD=1且CPTCPP=0时,计数器状态保持不变。 CC4520 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 9CC4520 1 2 3
7、4 5 6 7 8VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520CR=1时,异步清零。CR=0、EN=1时,在CP脉冲上升沿作用下进行加法计数。CR=0、CP=0时,在EN脉冲下降沿作用下进行加法计数。CR=0、EN=0或CR=0、CP=1时,计数器状态保持不变。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 1
8、4 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端;CT是使能端;LD是异步置数控制端;D0D3是并行数据输入端;Q0Q3是计数器状态输出端;CO/BO是进位借位信号输出端;RC是多个芯片级联时级间串行计数使能端,CT0,CO/BO1时,RCCP,由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO
9、 LD 74LS193 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是异步清零端,高电平有效;LD是异步置数端,低电平有效;CPU是加法计数脉冲输入端;CPD是减法计数脉冲输入端; D0D3是并行数据输入端;Q0Q3是计数器状态输出端; CO是进位脉冲输出端;BO是借位脉冲输出端;多个74LS193级联时,只要把低位的CO端、BO端分别与
10、高位的CPU、CPD连接起来,各个芯片的CR端连接在一起,LD端连接在一起,就可以了。2 2、二进制异步计数器、二进制异步计数器3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序: /C nnnQQQ012状态图选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。输出方程:nnnQQQC012时钟方程:CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次,FF1在Q0由1变0时翻转,FF2在Q1由1变0时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要
11、翻转时就有下降沿,不需要翻转时没有下降沿,所以3个触发器都应接成T型。111221100KJKJKJ CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驱动方程:电路图3位二进制异步减法计数器位二进制异步减法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序: /B nnnQQQ012状态图选用3个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。输出方程:nnnQQQB012CPQ0Q1Q2时钟方程:时序图FF0每输入一个时钟脉冲翻转一次,FF1在Q0由0变1时
12、翻转,FF2在Q1由0变1时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要翻转时就有下降沿,不需要翻转时没有下降沿,所以3个触发器都应接成T型。111221100KJKJKJ驱动方程:电路图CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T触发器的触发沿连 接 规 律上 升 沿下 降 沿加 法 计 数1iiQCP1iiQCP减 法 计 数1iiQCP1iiQCP二进制异步计数器二进制异步计数器级间连接规律级间连接规律4位集成二进制异步加法计数器位集成二进制异步加法计数器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(
13、b) 逻辑功能示意图(a) 引脚排列图 14 13 12 11 10 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRCR=0时异步清零。CR=1、CT/LD=0时异步置数。CR=CT/LD=1时,异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来,则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端,则构成3位二进制即8进制计数器,FF0不工作。如果只将CP加在CP0端,CP1接0或1,则形成1位二进制即二进制计数器。选用4个
14、CP下降沿触发的JK触发器,分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序: /C nnnnQQQQ01233.3.2 十进制计数器十进制计数器1 1、十进制同步计数器、十进制同步计数器状态图输出方程:时钟方程:nnQQC03CPCPCPCPCP3210C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制同步十进制同步加法计数器加法计数器(a) 10nQ的卡诺图0001111000111010001100
15、1011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次态卡诺图nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000000111011001011nnQQ23nnQQ01nnnnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c) 12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nn
16、QQ01(d) 13nQ的卡诺图nnnnnnnQQQQQQQ30301213状态方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&电路图比较,得驱动方程:将无效状态10101111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011n
17、nnQKQJQ1十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器,分别用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列顺序: /B nnnnQQQQ0123状态图输出方程:时钟方程:nnnnQQQQB0123CPCPCPCPCP3210B 的卡诺图00011110001000100011001000nnQQ23nnQQ01(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ0
18、100011110001001001101110100000100100011001001101000010101nnQQ23nnnnQQQQ0001011(b) 11nQ的卡诺图00011110000110100011111000nnQQ23nnQQ01nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213状态方程00011110000010101011011001nnQQ23nnQQ01(c) 12nQ的卡诺图0001111
19、0001000100111001000nnQQ23nnQQ01(d) 13nQ的卡诺图次态卡诺图Q0Q0FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比较,得驱动方程:将无效状态10101111分别代入状态方程进行计算,可以验证在CP脉冲作用下都能回到有效状态,电路能够自启动。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1电路图nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ3030121320120
20、31210102311001011nnnQKQJQ1十进制同步可逆计数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器。此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器,其引脚
21、排列图和逻辑功能示意图与74193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来,并用U/D作为加减控制信号,即可获得十进制同步可逆计数器。选用4个CP上升沿触发的D触发器,分别用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列顺序: /C nnnnQQQQ01232 2、十进制异步计数器、十进制异步计数器状态图输出方程:nnQQC03C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制异步加法
22、计数器十进制异步加法计数器CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图时钟方程CPCP 001QCP 12QCP FF0每输入一个CP翻转一次,只能选CP。FF1在t2、t4、t6、t8时刻翻转,可选Q0。FF2在t4、t8时刻翻转,可选Q1。FF3在t8、t10时刻翻转,可选Q0。03QCP (a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10状态方程nnQQ010(b) 11nQ的卡诺图0001111000011101
23、10010nnQQ23nnQQ01nnnQQQ1311000111100001111010nnQQ23nnQQ01(c) 12nQ的卡诺图nnQQ212000111100001000110110nnQQ23nnQQ01(d) 13nQ的卡诺图nnnQQQ1213nnnnnnQQDQDQQDQD1232213100nnnnnnnnnnQQQQQQQQQQ12132121311010DQn1比较,得驱动方程:Q0Q0 YFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1D C11D C1&CP& 1D C1&1D C1电路图将无效状态10101111分别代入状态方程进行计算,可以验证在CP
24、脉冲作用下都能回到有效状态,电路能够自启动。十进制异步减法计数器十进制异步减法计数器选用4个CP上升沿触发的JK触发器,分别用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列顺序: /B nnnnQQQQ0123状态图输出方程:nnnnQQQQB0123B 的卡诺图00011110001000100011001000nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图时钟方程CPCP 001QCP
25、12QCP FF0每输入一个CP翻转一次,只能选CP。FF1在t2、t4、t6、t8时刻翻转,可选Q0。FF2在t4、t8时刻翻转,可选Q1。FF3在t8、t10时刻翻转,可选Q0。03QCP CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10(a) 10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01状态方程nnQQ010(b) 11nQ的卡诺图000111100001101111000nnQQ23nnQQ01nnnnnQQQQQ121311000111100001011110nnQQ23nnQQ01(c) 12nQ的卡
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路 逻辑设计 ppt 课件

限制150内