基于单片集成可编程滤波器芯片的程控滤波器设计毕业论文.doc

《基于单片集成可编程滤波器芯片的程控滤波器设计毕业论文.doc》由会员分享，可在线阅读，更多相关《基于单片集成可编程滤波器芯片的程控滤波器设计毕业论文.doc（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、0 引 言滤波器是能使有用频率信号通过且同时抑制（或大为衰减）无用频率信号的一种电子装置。滤波技术在计算机测控技术、通信、数据采集等领域均有广泛的应用。如在通信领域中,为获得最高信噪比所设置的匹配滤波器和为减少基带传输过程中的码间串扰所设置的均衡器；在数据采集中设置的限带抗混迭滤波和D/A转换后的平滑滤波；以及在语音识别的研究中，为提取语音频谱而设置的带通滤波器组等。一般有源滤波器都是由运算放大器和RC元件组成，通过改变RC网络参数来改变频率特性。采用运算放大器和可切换元件参数的RC网络,可以用同一电路组成各种频率特性的滤波器，但对元器件的参数精度要求比较高，电路复杂，分布参数较大，截止频率精

2、度不高，滤波器特性一旦设定调节较为困难，因此对于一些输入信号频率和幅度动态范围很宽或需灵活变换通带并保证截止频率精度的场合使用大为不便。为了解决以上问题，本课题基于单片集成可编程滤波器芯片的程控滤波器设计有着极其重要的意义。当输入信号幅度变化时，通过前级的程控增益放大模块实现对增益的精确控制最终使输出信号幅度基本保持稳定；而对于输入信号频率的改变，借助单片集成可编程滤波器芯片的同时辅以简单的外围器件，采用编程数据来完成RC网络的切换, 通过单片机编程对各种低频信号实现低通,高通(带通,带阻以及全通)滤波处理,而且滤波的特性参数如中心频率,品质因数等也可以根据不同的应用场合适当进行设置。提高了滤

3、波器的性能和指标的同时避免了传统有源滤波器电路滤波特性参数精度不高、电路复杂、设计和调试麻烦等难题，可以很好的应用于信号频率及幅度在宽范围内变化的场所，操作方便，性能优良。1 系统的功能和基本原理1.1 系统的任务及要求任务：设计并制作程控滤波器，其组成如图1所示。放大器增益可设置；低通或高通滤波器通带、截止频率等参数可设置。要求： （1）放大器输入正弦信号电压振幅为10mV，电压增益为40dB，增益10dB 图1 程控滤波器组成框图步进可调，通频带为100Hz40kHz，放大器输出电压无明显失真。（2）滤波器可设置为低通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率

4、步进为1kHz，2fc处放大器与滤波器的总电压增益不大于30dB, RL=1K。（3）滤波器可设置为高通滤波器，其-3dB截止频率fc在1kHz20kHz范围内可调，调节的频率步进为1kHz，0.5fc处放大器与滤波器的总电压增益不大于30dB, RL=1K。（4）电压增益与截止频率的误差均不大于10%。（5）有设置参数显示功能。（6）制作一个简易幅频特性测试仪，其扫频输出信号的频率变化范围是100Hz200kHz，频率步进10kHz。1.2系统方案论证方案一：由单片机作为控制核心，编程控制放大器模块实现增益可调,滤波器模块通过单片机控制实现-3dB时截止频率fc在1kHz20kHz范围内可调

5、的高、低通滤波器的设计。设计框图如图2所示。方案二：由可编程逻辑器件FPGA作为控制核心，控制放大器模块实现增益可调,通过控制AD/DA模块以及相应算法CPLD本身还将作为滤波器部分实现数字滤波。设计框图如图3所示。分析比较以上两个方案，方案二FPGA实现数字滤波有极大的灵活性，可以在不增加任何硬件成本的基础上对信号进行有效的滤波，而且可以实现模拟器件难以实现的高阶滤波。但要进行高效率的滤波，对AD采样要求有较高的采样速率和时实性。数字滤波器是一个采用有限精度算法实现的线性非时变离散系统，图2 方案一结构图图3 方案一结构图它的设计步骤为先根据需要确定其性能指标，设计一个系统函数H（z）逼近所

6、需要的技术指标，最后采用有限的精度算法实现。需采用DSP算法的建模和基于纯数学的仿真，其数学模型无法为硬件DSP应用系统直接产生实用程序代码，仿真测试的结果也仅仅是基于数学算法结构。而以往FPGA所需的传统的基于硬件描述语言（HDL）的设计由于要考虑FPGA的硬件的延时与VHDL的递归算法的衔接，以及补码运算和乘积结果截取等问题，相当繁杂。方案一采用单片机作为控制核心，通过外接程控增益放大电路、模拟滤波器电路，不需要过于复杂的算法，控制简单，易于实现，在满足了设计要求的同时很大程度上节省了开发时间和成本。综合考虑以上因素实际制作时本设计采用了方案一。1.3系统总体结构图输入信号首先接入可编程放

7、大器，经单片机控制放大增益后输出作为可编程滤波器的输入信号，从而完成对输入信号的滤波处理。键盘和液晶显示作为人机交互工具通过单片机实现对可编程放大器和可编程滤波器参数设置。DDS时钟信号产生模块作为可编程滤波器的时钟源。对滤波器进行幅频特性测试时，DDS扫频信号产生模块作为滤波器的扫频输入信号，此时通过一路模数转换对滤波器输出进行采样，采样数据经可编程逻辑器件CPLD处理后将各扫频段内峰值由两路数模转换在示波器上恢复出来显示结果即为相应滤波器幅频特性，从而完成简易幅频特性测试仪的制作。单片机与CPLD通信保证了二者的同步工作。 图4 系统总结构2 各功能模块设计2.1程控放大电路程控放大电路实

8、现主要有以下几种方案: 1.运放+模拟开关+电阻网络。利用模拟开关切换电阻反馈网络，从而改变放大电路的闭环增益。此种方法所需无器件较多，电路庞大，而且精度受到限制。所以不采用本方案。2.运放+数字电位器。采用固态数字电位器来控制放大电路的增益，线路较为简单。但现有的数字电位器分辨率有限，构成的放大器精度有限。3.采用D/A转换器来实现高精度可编程增益放大器。该方案的优点是控制方便，电路比较简单，但是控制的数字量和最后的增益不成线形关系而是指数关系，造成增益调节不精确，精度下降。所以本方案没有采用。4.集成程控增益放大器。AD603具有低漂移、低非线性、高共模抑制比和宽频带等优点，易于控制。增益

9、在 + 9 + 41dB 时具有 9MHz 带宽改变管脚间的连接电阻,可使增益处在上述范围内。由于前级输入信号只有10mv,考虑在输入信号与AD603之间接上一片AD620(仪表放大器,具有极高的共摸抑制比)能够使输入信号很好的输入到AD603中。本设计采取了这种方案。AD603是一种具有程控增益调整功能的专用芯片。它是一个低噪、90MHz带宽增益可调的集成运放，如增益用分贝表示，则增益与控制电压成线性关系，压摆率为275V/s。管脚间的连接方式决定了可编程的增益范围，增益在-11+30dB时的带宽为90Mhz，增益在+9+41dB时具有9MHz带宽，改变管脚间的连接电阻，可使增益处在上述范围

10、内。而且该集成的外围电路非常简单，其诸多的优点使我们最终决定使用AD603做放大电路部分。AD603由无源输入衰减器、增益控制界面和固定增益放大器三部分组成。图（6）中加在梯型网络输入端(VINP)的信号经衰减后,由固定增益放大器输出,衰减量是由加在增益控制接口的电压决定。增益的调整与其自身电压值无关, 而仅与其差值VG有关, 由于控制电压GPOS/ GNEG 端的输入电阻高达50M ,因而输入电流很小,致使片内控制电路对提供增益控制电压的外电路影响减小。以上特点很适合构成程控增益放大器。当“滑动臂”从左到右是可以连续移动的。当VOUT 和FDBK 两管脚的连接不同时, 其放大器的增益范围也不

11、一样。对于10mV的小信号，前级用精密仪表放大器AD620，该放大器有放大整形的作用, AD620是一种只用一个外部电阻就能设置放大倍数为11000的低功耗、高精度仪表放大器。外部电路简单,性能稳定。此处使用AD620电路仅对输入信号放大10dB，如图（5）所示:增益计算： 则有： 式中G为放大倍数，Rg为控制增益的电阻。后级采用AD603，进行可控制增益放大。如图6所示: 增益范围20dB到40dB。计算公式: 图5 AD620组成的10dB放大电路 图6 AD603组成的可控增益放大电路原理图图7 程控放大总体模块电路电路此处采用了多路模拟开关CC4051切换电阻来改变AD603一脚(GP

12、OS)和二脚(GENG)之间的电压差最终达到控制AD603七脚(VOUT)输出电压(增益)的变化的目的。详细电路图如图（7）所示。（此电路还有较大发挥空间，在原有电路基础上可以将前级AD620模块电压放大增益适当设置大一些，后级放大30dB到40dB，那么通过模拟开关的切换，总模块电压增益范围可达60dB。2.2基准时钟信号产生电路该电路采用DDS芯片，可以提供很高带宽的时钟信号。对于DDS产生的信号,由于幅度比较小， 在此采用AD811宽带运算放大器对信号进行放大。放大后的信号经过一级跟随器(注:一级跟随器是很有必要的,它能够很好的解决阻抗匹配的问题)再经过一个正负比较器得到同频率的方波将电

13、平调整后即可作为滤波电路的时钟信号。DDS技术：DDS是直接数字频率合成的简称，能直接在基准时钟的准确相位控制下获得合成频率输出，具有良好的频率分辨率和快速的变频性能。数字合成技术使信号源变得非常轻便，且覆盖频率范围宽、输出动态范围大、容易编程、适用性强、使用方便。DDS的基本原理是利用采样定理，通过查表法产生波形。AD9851：AD9851是采用先进的CMOS技术生产的直接数字合成器。AD9851 的最高工作时钟为180MHZ，内部除了完整的高速DDS 外，还集成了时钟6倍频器和一个高速迟滞比较器。集成的6倍频器降低了外部参考时钟频率，仅需一个30MHZ 晶振即可。因此减小了高频辐射，提高了

14、系统的电磁兼容能力。DDS可以工作在串行或并行工作模式中,上电复位时默认为并行模式。在并行工作模式下，40bit 的数据可通过8位数据线分5次装入，装入顺序为W0-W1-W2-W3-W4。输入完40位数据后，在FQ-UD的上升沿作用下将40位数据送入DDS核心，并启动AD9851，按设置的频率输出。其中W0中的D0位为6倍频的使能控制，当D0=1时，6倍频启用，D0=0时，6倍频不工作；D1位为工作方式控制，当D1=1 时,工作在并行方式，D1=0时，工作在串行方式；D2位为掉电方式控制，当D2=0时，工作在非掉电方式，D2=1时工作在掉电方式；D3-D7为相位调制位（对应相位调节位是从低位到

15、高位）；W4-W1为频率调制字（对应频率调节位是从低位到高位）。输入完5组数据后，只要FQ-UD出现上升沿，就自动将40位数据,送入 DDS 核心，并启动AD9851按设置的频率输出。频率计算公式为式中：Fclk为晶振时钟源的频率， Phase为设置的频率调节值；Fout为输出频率。相位计算公式为式中：Phase为输入的相位的调节值；P为输出的相位值（弧度）。DDS电路图： 图8 DDS时钟信号产生电路图9 AD811放大电路由于DDS模块产生的正弦信号频率较高（输出电压幅度500mv），在此采用了高速宽带运放AD811，其增益带宽积高达140MHz，最终能够不失真的将DDS输出的信号放大并送

16、至后级处理。图10 比较器电路2.3程控滤波电路该电路主要由集成滤波芯片MAX297（低通滤波芯片），MAX262（高通滤波芯片）构成。 （1）MAX262内部结构MAX262主要由放大器、积分器、电容切换网络（SCN）和工作模式选择器组成。积分器、电容切换网络（SCN）和工作模式选择器分别由编程数据M0M1，F0F5和Q0Q6控制。MAX262内部有两个二级滤波器，滤波器A和B可以单独使用，也可级联成四阶滤波器使用。芯片的使用非常灵活，但它们均受同一组编程数据的控制。 MAX262芯片的工作频率为1Hz140kHz。当时钟频率为4MHz，工作模式选择为模式3时，芯片可以对140kHz的输入信

17、号进行滤波处理。其它工作模式的最高工作频率为100kHz。滤波器A和B可以采用内部时钟，也可以采用外部时钟。外部时钟分别从芯片的引脚CLKA、CLKB引入，对外部时钟无占空比要求。（2）MAX262编程参数MAX262芯片有三个编程参数：中心频率f0、Q值和工作模式。中心频率由编程数据F0F5控制，共64个不同的二进制数据，每个数据对应一个时钟频率fclk与中心频率f0的比值fclk/f0。在文献1的表2中给出了MAX262芯片的fclk/f0与编程数据F0F5的对应关系。在系统实现时，可以采用查表的方法获得编程数据。本文采用计算的方法来形成编程数据F0F5。Q值由编程数据Q0Q7控制，共12

18、8个不同的二进制数据，每个数据对应一个同的Q值，最小的Q值为0.5，最大的Q值为64（如果芯片工作在模式2则可达90.5）。在文献1的表3中给出了编程数据Q0Q7与Q值的对应关系。工作模式由编程数据M0M1控制，分别对应工作模式1、2、3和4。模式1可以实现低通、带通和带随滤波；模式2基本与模式1相同，只是该模式可以获得最高的Q值；模式3是唯一可以实现高通滤波的模式；而只有模式4才能实现全通滤波，它和模式3也可以实现低通和带通滤波。计算公式: 编程参数f0、Q值和工作模式确定以后，只要将相应的编程数据装入MAX262芯片内部的寄存器，滤波器的类型和频率特性也就确定了。图11 MAX262高通滤

19、波电路图（3）MAX297MAX297为8阶圆型（Elliptic）开关电容滤波器，它的滚降速度快，从通频带到阻带的过渡带可以做得很窄。通过调整外部时钟的频率，可完成滤波器的截止频率调整。本设计要求频谱分辨力为10KHz，所以每个扫频点的间隔为10KHz，以此频点作为中心，左右各5KHz范围之内为有效值，所以滤波器需要5KHz的带宽。MAX297为8阶开关电容滤波器，可以实现截止频率0.150KHz的可调，很容易满足题目的要求。其带内增益平坦，带外衰减速度很快。MAX297的1管脚的clk信号可以外接一个电容实现截止频率的选择：这样可以根据MAX297的截止频率和clk的比值为1:50的关系确

20、定截止频率fc，经过实际测试选择120 pF可以实现5KHz的截止频率，满足题目的频谱分辨率要求。如图2.5所示。Fc=fclk/50。图12 可编程控制低通滤波器电路2.4 键盘显示电路键盘模块: 采用4*4小键盘, 如图13。显示模块:方案一：采用8位LED配以MAX7219显示。控制简单，调试方便, 且串行显示占用I/O口少；但只能显示ASCII码，故不采用。方案二：采用点阵型（CAG12864B）液晶（LCD）。虽然占用I/O口多，控制复杂，但功能强大，可以显示汉字及简单图形，可设计出清晰的菜单，提供全面的信息，功耗低，界面友好，控制灵活，使系统智能化、人性化，因此采用该方案。图13

21、4x4键盘电路图14 液晶与单片机接口电路2.5 DDS扫频信号产生电路此电路与模块二基准时钟信号产生电路基本相同。用来产生100hz至200khz频率步进为10khz的扫频信号。将此信号通过所设置的滤波器后滤波输出信号经模数转换并经CPLD处理后由两路数模转换输出到示波器上即为滤波器幅频特性。2.6 幅频特性测试模块此模块由CPLD（MAX7000S EPM7128SLC84-10）、模数转换（MX7821）、数模转换（两片AD565）组成，CPLD作为AD、DA的控制和处理模块，同时CPLD也将和单片机进行通信以确保模块之间同步。MX7821用来采样滤波器输出信号（扫频信号经滤波器后的输出

22、信号），CPLD将各个频率段内的峰值保存下来，两路数模转换（AD565）则是在CPLD控制下将采样到的峰值在示波器上很好的显示出来（一路将保存的峰值经数模转换送往示波器Y轴，另一路送以递增的数据经AD565后产生与时间t成正比的线性电压送往示波器X轴）。2.7 单片机控制模块本模块作为控制核心，通过编程实现对整个系统各模块的通信和控制。图15 单片机控制模块3 软件设计 通过使用WAVE6OOO/L单片机仿真器进行前期仿真调试，通过后进行实际电路的连接，并进一步对各个参数进行测试。编程语言采用keil c51，因为采用高级语言编程可以节省开发时间和精力，可移植性好。3.1 主程序设计主程序包括

23、LCD初始化，盘扫描及识别，程控放大、滤波电路和幅频测试电路控制与实现。主程序流程图如图16所示，程序见附录1。图16 主程序流程图3.2键盘扫描子程序此处采用4x4距阵键盘,其直接接在单片机P1口。键盘扫描流程图如图17所示。 图17 键盘扫描流程图扫描过程如下：首先使所有的行输出均为低电平（全扫描）然后读列值，若列为0FH则无键按下，否则有键按下；有键按下延时5至10ms，再一次判断有无键按下，若仍有键按下才最终认为键盘上有一个键处于稳定闭合状态；确定有键按下，此时对键盘进行逐行扫描（即对行线依次送低电平），此时即可得按键所处的行和列，适当组合即可得键值。键盘扫描流程图如图16所示，程序见

24、附录1。3.3 可控增益放大程序设计首先将10mv正弦信号送入到AD620放大模块,其输出电压增益为10dB,然后通过单片机I/O口控制多路模拟开关CC4051切换电阻网络改变AD603控制电压,从而最终达到改变AD603输出电压增益的目的(10dB-40dB之间以10dB步进)。程序见附录1。流程图如下：图18 可控增益流程图3.4 程控滤波程序设计程控滤波模块采用集成可编程控制滤波芯片MAX297(引脚可编程八阶低通巴特沃思滤波器)、MAX262（此处仅做高通），其控制原理为：低通（MAX297）通过键盘动作将与之对应的DDS频率控制字送入DDS时钟信号产生电路，通过频率的改变从而改变滤波

25、器特性；对于高通（MAX262）而言，控制则更为复杂，键盘的相应动作将与之对应DDS频率控制字及MAX262特征控制字通过I/O口送入相应模块中，这样可以得到所需设计的滤波器（DDS频率控制字及MAX262特征控制字又相应公式及实验综合得到并经转化存于单片机ROM中）。程序见附录1。 图19 程控滤波程序流程图3.5 DDS时钟信号产生模块程序设计 此模块由单片机AT89S52和DDS（AD9851）模块组成。其控制原理为：首先将DDS频率表（这里由实际情况而定）存于单片机ROM中，当步进键动作时相应的频率控制字将由单片机I/O口（此处使用P0口）送入AD9851，对应的频率也将产生。程序见附

26、录1。图20 DDS时钟信号产生模块程序设计流程图3.6 DDS扫频信号产生模块程序设计此模块与DDS时钟产生模块硬件电路基本相同。 DDS扫频信号将作为滤波器设定后的输入信号,最终用来测量滤波器幅频特性。该模块工作原理如下：当按键按下时，DDS输出的正弦信号（幅度为1V左右）将从100hz以10khz步进（间隔为0.2s）直至频率为200khz时停止，等待相应按键的再次触发。程序见附录1。其流程图如图21所示。图21 扫频流程图3.7 幅频特性测试模块程序设计 该模块采用可编程逻辑器件CPLD作为控制器控制一路模数转换电路（MX7821（1M的采样频率）采样扫频后滤波器输出信号，两路数模转换

27、电路（AD565）则在CPLD控制下将采样到的所需信号（滤波器幅频特性）在双踪示波器上恢复出来。其控制原理如下：当CPLD接收到幅频特性测试模块开始信号后立即启动模数转换，在每个频率步进间隔内（0.2S）模数转换得到的信号经CPLD比较处理后得到最大值并将该值在示波器上恢复出来的同时开始下一个间隔采样，直至接收到幅频特性测试模块开始信号的复位信号时停止采样，等待下次置位幅频特性测试模块开始信号。程序见附录1。 图22 幅频特性测试模块程序设计流程图4 系统调试与结果测试4.1系统调试 各模块电路设计完成后，并不是简单的直接级联，而是先对各个模块进行调试，在保证指标和性能的前提下再有计划的逐步进

28、行级联。最后对整个系统进行调试直至满足设计要求。（1）显示电路调试检查硬件电路，确定电路连接正确后系统上电，调节液晶显示器的背光使亮度适中。调试运行液晶显示部分程序并观察显示效果，直到满足设计要求。实验效果详见附录二。（2）键盘电路调试调试键盘扫描程序，当键盘有动作时使单片机能够成功捕捉和识别按键的位置，适当结合显示电路使键盘的动作能够正确在液晶上显示（键值或相应操作）。（3）程控增益放大模块调试考虑输入的10MV信号太过微弱，首先我们将其接入AD620放大电路（AD620为仪表放大器具有很高的共模抑制比，精度较高，能够使信号几乎不失真的传送到后级并放大）。改变该电路滑动变阻器阻值，实现10m

29、v信号的10dB放大。 将AD603模块（按照PDF资料及实验具体要求，这里我们按9M的模式连接）连接无误上电后，调节其电压控制端滑动变阻器使输入信号增益能够随之变化，按设计要求（20dB、30dB、40dB）调试好三组电阻网络。在原电路基础上接入多路模拟开关CC4051，通过程序控制电阻网络的切换，最终实现增益的设置和调节。（此处AD603仅放大到了40dB原因是我们在实际制作过程中当增益继续增大时AD603模块产生了自激）（4）DDS时钟产生电路调试先单独调试DDS模块，硬件电路连接好上电以后，调试DDS子程序，使之能够按照程序所送数据产生相应频率且波形稳定。上述步骤完成以后将该模块与AD

30、811放大模块级连（AD811放大模块事先也必须单独调试成功），调试硬件电路使DDS输出正弦信号经放大后波形稳定无明显失真（峰峰值为10V左右即可）。最后将跟随器（或电容（大小视具体情况而定）和电压比较器模块也串入前述模块中，调试硬件电路使最终由比较器模块输出的信号（即后级滤波器所需的时钟信号）为DDS模块输出信号的同频率方波（或矩形波），幅度满足0v+5v。结合键盘和显示模块使时钟频率可通过键盘设定并能够在液晶上显示相应频率值。（5）程控滤波器模块电路调试 1）低通滤波器电路 硬件电路连接无误上电后，调试运行程序，先用示波器测量该模块时钟信号，当其满足模块（4）要求后，由信号源接入020kh

31、z正弦信号（峰峰值约1v），调节输入信号频率同时观测滤波模块输出信号，测量并纪录该滤波器特性参数并与理论值相比较，适当调节前级时钟电路和改变程序相应参数使滤波器性能更好。结合上述四个模块将信号源输入电压改为10mv并接入到程控增益放大模块中，取出增益为40dB时输出信号做为滤波器输入信号，结合键盘和显示模块设置滤波器特性（截止频率等），调节输入信号频率同时观测滤波模块输出信号，适当调节前级时钟电路和改变程序相应参数使滤波器性能更好的满足设计要求。 2）高通滤波器电路高通滤波器电路的调试方法与低通滤波电路大体相同，区别是滤波芯片的控制字及操作方式不同。MAX262控制较MAX297复杂，其不仅要

32、求设置时钟频率还要求对滤波器工作方式以及相应特性参数（截止频率、品质因数等）进行必要设置。确保电路连接无误后系统上电，运行调试相应程序并结合键盘和显示模块对其进行设置，测量并记录滤波器特性参数，调节电路和适当改变程序直至所设计的滤波器参数满足设计要求。（6）DDS扫频信号产生电路调试 该模块调试与DDS时钟电路产生模块基本相同。只需对程序做少量修改即可。（7）幅频特性测试模块调试 首先对模数、数模转换模块进行调试，模块调试通过后再将其挂接在CPLD模块上，结合所设计程序不断调试最终实现CPLD对AD、DA模块的控制。（8）系统联调 在以上各模块调试通过后将各模块按系统电路图正确组装，将各模块程

33、序进行合理综合，调试系统直到系统功能实现（调试过程中也应逐级调试）。此时最需要注意的就是电源的共地问题。4.2 测试仪器测试使用的仪器设备如表1所示：表1 测试使用仪器与设备序号仪器名称型号、规格主要技术指标数量1AS2294D豪伏表12DS5102数字存储示波器0100M13XJ1631数字函数发生器02 MHZ14万用表15普通PCAMD 2.8GHz512M14.3 测试方案与测试结果1)程控放大电路 系统上电运行后，由信号源接入电压幅度约为10mV的正弦信号（频率1KHz）,将示波器探头与程控放大模块测试端口相连，当键盘对增益进行设置时通过数字示波器观测并记录相应时刻波形的幅度及频率。

34、保持信号源输出电压幅度不变，改变输入信号频率可测得通频带为100Hz40kHz。整个测量过程放大器输出电压无明显失真。表2 测试数据及测试结果（均为多次测量取平均值）预置增益/dB0dB10dB20dB30dB40dB输出10.2mv31.5mv102mv315mv1.08v实际增益/dB0.179.9720.1729.9740.67增益误差%2.00.372.00.378.02)程控滤波电路 低通滤波器:在程控放大电路测试完的基础上按下低通滤波器选择键，通过键盘设置截至频率fc（频率步进为1KHz） 当接入信号频率远小于fc时,处于导通，信号基本无衰减; 当信号频率不断增加直至接近fc时,输

35、出信号幅度衰减为原来的0.707倍,记录此时输入信号频率即为该滤波器截止频率（记录结果与设计值相比即可得误差）；继续增加fc，当信号频率达到2fc时记录此时滤波器输出信号幅度，计算此时放大器与滤波器总电压增益。当信号频率继续增加时,输出信号衰减更大，最终衰减为零。所记录数据均为多次测量取平均值后的结果。fc在1KHZ20KHZ中取20个数，分别得到以下数据（取了5组数据）：表3 (放大器的增益取最大值40dB)预置截止率fc/KHz1.05.010.015.020.0实测截止频率/KHz1.085.2510.5015.7521.01误差%8.05.05.05.05.052fc处放大器与滤波器总

36、电压增益/dB21.213.620.415.812.5高通滤波器: 在程控放大电路测试完的基础上按下高通滤波器选择键，通过键盘设置截至频率fc（频率步进为1khz） 当接入信号频率远大于fc时,处于导通，信号基本无衰减; 当信号频率不断减小直至接近fc时,输出信号幅度衰减为原来的0.707倍,记录此时输入信号频率即为该滤波器截止频率（记录结果与设计值相比即可得误差）；继续减小fc，当信号频率达到0.5fc时记录此时滤波器输出信号幅度，计算此时放大器与滤波器总电压增益。当信号频率继续减小时,输出信号衰减更大，最终衰减为零。所记录数据均为多次测量取平均值后的结果。fc在1khz20khz中取20个

37、数，分别得到以下数据（取了5组数据）：表4 (放大器增益取最大值40dB)预置截止率fc/khz1.05.010.015.020.0实测截止频率/khz1.055.3010.6815.7221.15误差%5.06.06.84.85.750.5fc处放大器与滤波器总电压增益/dB22.621.319.818.617.5实验中对所设计的滤波器幅频特性进行了测量，图23为截止频率设置为5KHZ时的低通滤波器幅频特性，图24为截止频率设置为5KHZ时的高通滤波器幅频特性。图23 低通滤波器幅频特性（实际截止频率为5.25KHZ）图24 低通滤波器幅频特性（实际截止频率为5.68KHZ）4.4 误差分析

38、经分析本实验误差主要有以下几个来源：首先是电磁干扰。由于试验场地有许多电脑和仪器使用开关电源，电磁噪声很大，而且使用的同轴电缆屏蔽效果不好。其次是制作工艺等原因带来的误差。实验中很多的芯片都是由贴片式经过转接板转换为DIP封装的，这在很大程度上降低了芯片的原有性能。另外由于系统较大，线路较为复杂，如有条件进行PCB板制作，对系统的性能也会有较大提高。再次是电源干扰。电网的波动以及电源串绕等对实验结果会有很大影响。实验中尽管对稳压电源纹波等参数进行了很大程度上的抑制，以及在各芯片工作电压与地之间接入0.01uF容，但干扰依然存在。最后是测量误差。由于实验室条件有限，部分测量设备精度达不到要求，再

39、加上测量读取数据人为带来的误差对实验结果都会带来影响。4.5 功能实现根据题目要求，本设计实现了所有基本功能，达到了基本指标，并且在许多方面有一定的发挥，现将题目要求与系统实际完成功能列表如下:表5 题目要求与系统功能实现基本要求实际功能实现输入正弦信号电压10mV，电压增益为40dB，增益10dB步进可调，通频带为100hz40khz，输出电压无明显失真实现滤波器设置为低通滤波器，-3dB截止频率fc在1khz20khz范围内可调，调节的步进为1khz，2fc总电压增益不大于30dB, RL=1kW。实现滤波器设置为高通滤波器，-3dB截止频率fc在1khz20khz范围内可调，调节的步进为

40、1kHz，0.5fc总电压增益不大于30dB, RL=1kW。由于芯片的损坏，性能指标没有达到要求。进行了理论分析增益与截止频率的误差均不大于10%实现有设置参数显示功能实现制作一个简易幅频特性测试仪，扫频输出信号频率变化范围是100hz200khz，频率步进10khz进行了理论分析，且完成了显示模块扫频信号的产生电路5 结束语本次毕业设计是在本届全国大学生电子设计大赛的基础上进行的，大赛后我继续了本滤波器的研制，基本完成了设计任务。在系统的研制过程中，我深切体会到，实践是理论运用的最好检验。本次设计是对我四年所学知识的一次综合性检测和考验，无论是动手能力还是理论知识运用能力都得到了提高，增强

41、了团队合作精神，同时加深了我对网络资源认识，大大提高了查阅资料的能力和效率，使我有充足的时间投入到电路设计当中。鉴于本系统在实验室条件下研制,实际应用中在功能和稳定性方面仍有待提高和改进。 参考文献1 谢自美电子线路综合设计M. 武汉：华中科技大学出版社.2005.2 高吉祥. 电子仪器仪表设计M. 北京：电子工业出版社2007.3 高吉祥. 模拟电子线路设计M. 北京：电子工业出版社2007.4 胡乾斌, 李光斌等. 单片微型计算机原理与应用M(第二版). 武汉：华中科技大学出版社, 2005.5 周立功, 夏宇闻. 单片机与CPLD综合应用技术M. 北京：北京航空航天大学出版社.2003.

42、6 夏路易, 石宗义. 电路原理图与电路板设计教程Protel 99SEM. 北京：北京希望电子出版社.2002.7 谢自美. 电子线路设计.实验.测试M(第二版). 武汉: 华中科技大学出版社.8 康华光主编. 电子技术基础 模拟部分M(第四版). 北京: 高等教育出版社.1999.9 杨世忠, 邢丽娟. 增益可变运放AD603 的原理及应用J. 山西电子技术, 2001 年第3期.10 付丽琴, 桂志国, 王黎明. 数字信号处理原理及实现M. 北京: 国防工业出版社.2004.11 许正望. 可变增益放大器AD603 及其使用 J. 湖北工学院学报, 2000年9月第15卷第3期.12 丁

43、玉美,高西全. 数字信号处理 M(第二版). 西安:西安电子科技大学出版社, 2001年1月.附 录附1：实验程序#include #include #include #include #define ulong unsigned long#define uint unsigned int#define uchar unsigned char#define para1 0x20;/内部单元定义#define dat1 DBYTE0x30#define dat2 DBYTE0x31#define com DBYTE0x32#define O_Y DBYTE0x33#define O_X DBYT

44、E0x34#define code_1 DBYTE0x35#define keycode DBYTE0x36#define menu DBYTE0x37/IO端哭定义 #define data1 P0;sbit clk=P30;sbit FQ_UD=P31;sbit RST=P32;sbit P3_4=P33;sbit P3_5=P34;sbit P3_6=P35;sbit P2_5=P25;#define LCMDW XBYTE0x00Ff /数据口地址#define LCMCW XBYTE0x01FF /指令口地址sbit ACC_0=ACC0;sbit ACC_1=ACC1;sbit A

45、CC_3=ACC3;uchar cf=0;ulong F=0;/* 定义字模 */code uchar CCNum16=/*-转换字符 0 -0-*/0x00,0x00,0x00,0x18,0x24,0x42,0x42,0x42,0x42,0x42,0x42,0x42,0x24,0x18,0x00,0x00,/*-转换字符 1 -1-*/0x00,0x00,0x00,0x10,0x70,0x10,0x10,0x10,0x10,0x10,0x10,0x10,0x10,0x7C,0x00,0x00,/*-转换字符 2 -2-*/0x00,0x00,0x00,0x3C,0x42,0x42,0x42,

46、0x04,0x04,0x08,0x10,0x20,0x42,0x7E,0x00,0x00,/*-转换字符 3 -3-*/0x00,0x00,0x00,0x3C,0x42,0x42,0x04,0x18,0x04,0x02,0x02,0x42,0x44,0x38,0x00,0x00,/*-转换字符 4 -4-*/0x00,0x00,0x00,0x04,0x0C,0x14,0x24,0x24,0x44,0x44,0x7E,0x04,0x04,0x1E,0x00,0x00,/*-转换字符 5 -5-*/0x00,0x00,0x00,0x7E,0x40,0x40,0x40,0x58,0x64,0x02,0x02,0x42,0x44,0x38,0x00,0x00,/*-转换字符 6 -6-*/0x