数字频率计的设计毕业设计论文.doc
《数字频率计的设计毕业设计论文.doc》由会员分享,可在线阅读,更多相关《数字频率计的设计毕业设计论文.doc(13页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、数字频率计的设计摘要:本论文是一种直接用十进制数字来显示被测信号频率的测量装置。它不仅可以测量正弦波、方波、三角波的频率,而且还可以测量其它各种单位时间内变化的物理量的频率。该频率计是首先将被测信号变成脉冲信号,其重复频率等于被测频率。时钟电路提供标准的时间脉冲信号。闸门电路由标准秒信号进行控制,当闸门信号为高电平时,闸门开通,被测信号的脉冲通过闸门送入计数显示电路进行显示;当闸门信号为低电平时,闸门关断,计数器没有时钟脉冲输出,计数器停止计数。关键词:频率 显示 闸门 秒信号引言随着无线电技术的发展与普及,“频率”已成为广大群众所熟悉的物理量。调节收音机上的频率刻度盘可以使我们选听到自己所喜
2、欢的电台节目;调节电视机上的微调旋钮可使电视机对准电视台的广播频率,获得图像清晰的收看效果,这些已成为人们的生活常识。人们在日常生活、工作中更离不开计时。学校何时上、下课?工厂几时上、下班等这些都涉及到计时。频率、时间的应用,在当代高科技中显得尤为重要。例如,邮电通讯,大地测量,地震预报等等,都与频率、时间密切相关,只是其精密度和准确度比人们日常生活中的要求高得多罢了。 本次设计主要采用计数法制成一个测量范围在09999Hz的频率计。该频率计闸门信号的采样时间为1s,并采用4位数码管显示。它不仅可以测量正弦波、方波、三角波的频率,而且还可以测量其它各种单位时间内变化的物理量的频率。一、数字频率
3、计的组成数字频率计电路主要由串联型稳压电源、整形电路、10分频电路、时钟电路、闸门形成及控制电路、计数显示电路等组成。电路组成框图1-1如下: 待测信号 整形电路 10分频电路 闸门形成及控制电路 串联型稳压电源 时钟电路 计数显示电路 电路组成框图1-1二、设计所用集成电路简介1.集成电路NE555概述NE555是一种集模拟、数字于一体的中规模集成电路,它常应用于信号的产生与变化、电路的检测与控制。芯片采用双列直插式封装,有八个管脚。NE555引脚图2-1和功能如下 图2-1引出端功能符号:: 置位控置制端,也称电平触发端: 复位端,低电平有效Q: 电路的输出端CO: 电压控制端TH: 复位
4、控制端DIS: 放电端Vcc: 电源端GND: 接地脚2.集成电路CD4518概述 集成电路CD4518是一个双BCD码加法计数器。它有两个时钟输入端CP和EN,若使用时钟上升沿触发,信号就从CP端输入,同时EN端应接高电平1,若使用时钟下降沿触发,信号就从EN端输入,此时的CP端应该为低电平0,而且复位端MR也要保持低电平0,只有满足了这些条件,电路才会处于计数状态,否则计数器没办法工作。CD4518引脚图22和功能如下:图22引出端功能符号:CP: 时钟输入端 MR: 消除端 EN: 计数允许控制端1Q0-1Q3;2Q0-2Q3:计数输出端 GND:接地端 VCC:电源端3.集成电路CD4
5、060概述集成电路CD4060 采用16脚DIP封装,是由一个振荡器和 14 级二进制串行计数器位组成。振荡器的结构可为晶体振荡电路或RC振荡电路。它将晶体振荡器的振荡频率32768HZ信号分频为2HZ的时钟信号,送到CD4017,作为它的时钟输入信号,用来产生1S宽的闸门信号。复位端MR 为高电平时,计数器清0而且振荡器工作停止。所有的计数器都为主-从触发器,在的下降沿,计数器以二进制进行计数。在时钟脉冲线上使用施密特触发器对时钟的上升和下降时间无限制。CD4060的管脚图2-3和功能如下: 图2-3引出端功能符号:MR: 复位端:时钟输入端 COUT:时钟输出端:反向时钟输出端Q4-Q10
6、,Q12-Q14:计数器输出端VCC: 正电源端 GND: 接地端4.集成电路CD4017概述集成电路CD4017是十进制计数/时序译码器,又称十进制计数脉冲分频器,它结构简单,造价低廉,性能稳定,工艺成熟,使用方便。CD4017的基本功能是对CP端输入脉冲的个数进行十进制计数,并按照输入脉冲的个数顺序将脉冲分配在 Y0Y9 这10个输出端。 整个输出时序就是Y0Y9依次出现与时钟同步的高电平(一般为低电平),宽度等于时钟周期。CD4017共有三个输入端CP、MR、EN 和10 个译码输出端(Y0Y9)。MR为复位清0端,当在MR端输入高电平或正脉冲时,计数器清0,所有输出中只有对应“0”状态
7、时Y0端输出高电平,其余输出端(Y1Y9)均为低电平;时钟输入端CP有一个施密特触发器它具有脉冲整形功能,对输入时钟脉冲上升时间和下降时间无限制 ,用于上升沿计数;EN为计数有效端,用于下降沿计数,彼此间有互锁关系,若利用CP计数时,EN端应接地(低电平),而要利用EN端计数时,CP端应接高电平,反之则形成互锁;CO为进位端,CD4017每输入10个脉冲,就可得到一个进位脉冲,所以CO也可以作为下一级计数器的时钟信号。CD4017管脚图2-4和功能如下:图2-4引出端功能符号:CO: 进位端CP : 时钟输入端 Y0Y9:译码输出端 MR : 复位清0端 EN : 计数有效端VCC: 正电源
8、GND: 接地端5.集成电路CD40110概述集成电路CD40110是可逆计数译码显示电路,它是集计数、译码、锁存、驱动为一体的四合一电路,它既可以作加法计数,又可以作减法计数。由于电路内部有一个时钟信号预处理逻辑,因此当一个时钟输入端计数工作时,另一个时钟输入端可以是任意状态;MR为清零端,为高电平时计数器清零;QCO为进位脉冲输出端,作加法计数时,每当计数满10后,输出一个进位脉冲;QBO为借位脉冲输出端,作减法计数时,每当计数满10后输出一个借位脉冲,他们一般为高电平;为触发器控制端,0时计数器工作,1时计数器处于禁止状态不计数;LE为锁存控制端,当LE=0时正常显示,当LE=1时显示数
9、被锁定。CD40110的引脚图2-5和功能如下: 图2-5引出端功能符号:ag: 数码笔段输出端LE: 锁存控制端MR: 清零端: 触发器控制端CPU: 加计数时钟输入端CPD: 减计数时钟输入端QCO: 进位脉冲输出端QBO: 借位脉冲输出端VCC: 正电源端GND: 接地端三、单元电路分析1.串联型稳压电源它可以将220V的直流电转换成稳定的直流电,给整个电路提供了6V直流稳压电源。该电路由变压器(起降压作用)、整流、滤波、稳压几个部分组成。当输入电压上升,输出电压随着上升,取样电路中的元件分得的电压就上升,VT3的基极电压也上升,集电极电压就会下降,导致VT2的基极电压下降,VT1的基极
10、电压也随着下降,而VT1的集射极电压升高,使输出电压又恢复到+6V。相反,当输入电压下降,输出电压随着下降,R3、R4、RP1分得的电压下降,VT3的基极电压下降,集电极电压就会上升,VT2的基极电压随着上升,VT1的基极电压也上升,使输出电压又恢复到+6V。电路图3-1如下: 串联型稳压电源3-12.整形电路整形电路是将待测信号如正弦波、三角波或其它呈周期性变化的波形,整形变成计数器所要求的脉冲信号,其周期不变。施密特触发器是数字系统中常用的电路之一,它可以把变化缓慢的脉冲波形变换成为数字电路所需要的矩形脉冲。 本设计由NE555构成的施密特触发器如图3-2a所示,将高触发端TH和低触发端T
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字频率计的设计 毕业设计论文 数字频率计 设计 毕业设计 论文
限制150内