基于FPGA的DDC的设计与实现毕业论文.docx

《基于FPGA的DDC的设计与实现毕业论文.docx》由会员分享，可在线阅读，更多相关《基于FPGA的DDC的设计与实现毕业论文.docx（45页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于FPGA的DDC的设计与实现基于FPGA的DDC的设计与实现 目 录摘 要IABSTRACTII第一章 绪论1 1.1 软件无线电概述11.1.1 无线通信国内外发展现状11.1.2 软件无线电概念的提出21.2 数字下变频技术的应用与发展31.2.1 数字下变频技术的应用及发展31.2.2 FPGA在数字下变频领域的应用31.3本论文的内容安排4第二章 数字下变频技术理论基础52.1 数字下变频理论概述52.1.1 数字混频正交变换理论52.1.2 数字下变频原理72.1.3 影响数字下变频器性能的主要因素72.2 多速率数字信号处理82.1.1 整数倍抽取和内插82.3 高效数字滤波1

2、0 2.3.1 积分梳状滤波器基本理论10 2.3.2 半带滤波器的基本理论122.4 数控振荡器NCO中采用的CORDIC算法13第三章 数字下变频器的设计163.1 基于FPGA的数字下变频设计原理163.1.1 数控振荡器NCO的设计163.1.2 CIC抽取滤波器的设计183.1.3 HB滤波器的设计203.1.4 FIR整形滤波器的设计20第四章 数字下变频器各部分的仿真实现224.1 NCO的FPGA仿真结果224.2 五级级联CIC抽取滤波器FPGA的仿真结果224.3 半带滤波器的FPGA仿真结果234.4 FIR整形滤波器FPGA仿真结果23结 论25参考文献26致 谢36附

3、 录28摘 要 软件无线电的核心思想是在通用的硬件平台上加载不同的通信软件，以实现不同通信方式之间的转换。这种全新的设计理念使通信中的硬件设备可以适应各种不同的通信方式，本文研究的项目是基于FPGA的软件无线电中数字下变频，文中给出了一种基于FPGA的数字下变频器的系统设计方案，并用Quartus II进行仿真并验证了设计的可行性。本文首先简要介绍了软件无线电的基本结构，认真分析了其关键技术数字下变频的各个部分和功能原理。然后分别对各功能模块进行设计，包括数控振荡器NCO的设计、数字信号抽取滤波器(CIC积分梳状滤波器、HB半带滤波器)的设计、FIR整形滤波器的设计、SCIC内插滤波器的设计。

4、在此基础上，用VHDL语言进行描述，通过Quartus II平台进行编译，得到正确的仿真结果，以验证FPGA设计的可行性。本文在深入学习软件无线电理论基础、数字信号处理的相关等相关知识的基础上，分析研究了基于FPGA的软件无线电数字下变频技术实现方法，设计实现的主要工作是设定整体系统方案、进行模块划分和接口定义：对各个设计中主要的相关算法进行分析比较，确定模块的实现方式。由于系统的复杂性、时间和个人精力等因素，本文完成了模块的逻辑设计及仿真验证，系统总体的整合、仿真验证还未彻底完成。但是已经得到验证结果表明，此次的设计结构和思想是正确的，本人下一步需要做的工作就是完成系统整体的仿真和验证，并将

5、其功能加以完善。关键词：软件无线电；数字下变频器；FPGA；VHDL AbstractThe core idea of software radio is in the general hardware platform of communi- cation software, loaded with different ways of communication between the conversion. This new design make different communication hardware equipment different comm- unication, t

6、his discusses project is an FPGA-based system of UUC and UDC in the software radio.The paper put up a method of digital converter system design based on FPGA and research, and then simulation by Quartus II and proved the feasibility of the design.Firstly,this article briefly introduces the basic str

7、ucture of software radio, and an- alyzes in detail its key technologydigital frequency parts of the functions and pri- nciples. Then separetely design function module,including the NCOs design, digital signal decimation filter(CIC integral comb filter、HB half band filter)design,FIR plastic filters d

8、esign,SCIC interpolation filters design.At last, on this basis, with VHDL language description and through the Quartus II platform to get the right simulation results,and verify the feasibility of the FPGA design.The research of the theoretical knowledge of software radio and digital signaiprocessin

9、g has been finishedThe emphases is analyzing the measure of using FPGAto implement DDC，framing system scheme and parting modules and defininginterface signalsThe arithmetic which are used in the design ale compared wim eachothers in order to ascertain the efficient methodsFor the complexityof the de

10、sign and the short of time，the system simnlation has not been finishedcompletelyHowever,the verification results show that the structure and the idea ofthedesign ale correctThen the following work is to refine the design and finish thesystem simulation and verificationKeywords:Software radio；DDC；FPG

11、A；VHDL第一章 绪论信息时代的信息传递主要依托于通信系统。现代通信技术正在以惊人的速度发展着，它已给人类社会带来了巨大的变化。无论在军用上还是在民用上，软件无线电技术一直是现代通信技术研究的热点。目前无线通信领域存在着多种通信体系并存的问题。软件无线电技术使单一通信设备适应多种标准，实现多频段/多模式通信。软件无线电作为一种新的无线通信概念和体制使得通信体制具有很好的通用性与灵活性，并使系统的互联与升级变得非常方便。软件无线电的这些特点，使其成为继模拟到数字、固定到移动通信之后的无线通信领域的第三次突破。数字变频技术是软件无线电技术的关键技术之一，它包含数字上变频(Digital Uppe

12、r Conversion)和数字下变频(Digital Down Conversion)技术，分别用于发送设备和接收设备中。 本文的理论研究重点是数字下变频(DDC)技术，而支撑本文的项目是短波电台的中频数字化，即包含了数字下变频和数字上变频，上下变频在软件无线电中是相反的两个过程，因此，数字上变频只做适当介绍。1.1 软件无线电概述1.1.1 无线通信国内外发展现状现代的无线通信发展迅速，一方面得到越来越广泛的应用，而另一方面又由于当代无线通信系统很多，决定了其调制方式、波形结构、通信协议、数字信息的编码方式和加密方式都不尽相同，因此无线通信系统之间的这些差异极大地限制了不同系统之间的互连互

13、通，给现代无线通信的发展造成了很大的不便。现在，无线通信有了长足的进步。通信系统由模拟体制不断向数字化体制过渡，出现了许多中频数字化接收机。例如，德国R/S公司研制的宽带数字化接收机EBD 900，主要用于无线电监视，其工作频率范围为20 MHz2 GHz，搜索速度为4GHz/s (25 kHz带宽)，动态范围为80dB。英国研制的PVS3800接收机，工作频率范围为0.5 MHz1GHz，是一种用于电子战环境中的宽带无线电通信监测接收机，可以实现搜索、监听、分析识别等功能，还可以根据需要，通过加载不同的软件，灵活地配置成各种不同功能的接收机。这些接收机尽管能够覆盖多个频段，但它们只能工作于单

14、一的频段和模式，功能相对较少，灵活性不够，可扩展能力较差，不同电台之间仍不能完全互通，无法完全满足现代军事通信的需要。在海湾战争中，由于美军的军事通信装备无论是工作频段、通信体制还是信息传输格式等方面，海、陆、空三军都是各自为政，互不兼容。结果导致在作战时各军兵种间无法进行快速沟通、互传信息情报，充分暴露了军事通信互通性差、反应速度慢、带宽太窄、效率太低等问题。在民用通信中也存在互通性差的问题。在欧洲(主要是北欧、西欧)的第一代模拟网发展过程中，基本上各自为政，加入欧洲邮电会议(CEPT)的16个国家，分别共使用6种不同的制式。这些模拟通信体系的制式、频率各不相同，不能互通、兼容。在第二代数字

15、移动通信中，仍有许多种不同的通信体制，如GSM、AMPS、ETACS、PDC、DAMPS、CT2等，这些体制互不兼容，无论给用户还是经营者都带来了极大的不便。除了互通性的问题外，新的通信体制和标准不断提出，通信产品的生存期缩短，开发费用上升，使得传统的通信体制很难适应。1.1.2 软件无线电概念的提出针对这一种情况，1992年5月，MILTRE公司的Joe Mitola在美国国家远程系统会议上首次明确提出了软件无线电(Software Radio)的概念4，这是继模拟到数字、固定到移动之后，无线通信领域的又一次重大突破。其基本思想是：将宽带A/D和D/A变换尽可能地靠近射频天线，即尽可能早地将

16、接收到的模拟信号数字化，最大程度地通过软件来实现电台的各种功能。通过运行不同的算法，软件无线电可以实时地配置信号波形，使其能够提供各种语音编码、信道调制、载波频率、加密算法等无线电通信业务。软件无线电台不仅可与现有的其它电台进行通信，还能在两种不同的电台系统间充当“无线电网关”的作用，使两者能够互连互通。软件无线电充分利用嵌入通信设备里专用芯片的可编程能力，提供一种通用的无线电台硬件平台，这样既能保持无线电台硬件结构的简单化，又能解决由于拥有电台类型、性能不同带来的无线电联系的困难。这样就能使软件无线电台多频段/多模式/多信道/多速率/多协议等多功能通信成为可能。由于软件无线电具有模块化、标准

17、化、开放性、实现方便、软件升级和系统配置灵活等优点，因而被广泛应用在第三代移动通信系统中。在美国，除了研究基于软件无线电的第三代无线通信系统的多频段/多模式手机和基站外，同时还注意软件无线电技术与计算机技术的融合，为第三代移动通信系统提供良好的用户界面，如M.I.T的Spectrum Ware 4计划和Rutgers大学进行的将软件无线电技术应用于W-CDMA接收机的研究 5计划开发的美国军用软件无线电台MBMMR，不仅可以应对各种调制方式的通信波，而且还有被叫作“Voice Bridge”可使不同种类无线电台之间进行通信的功能，是在充分考虑了相互通用性、信息维护、长期使用性、经济性之后而开发

18、的一种通信电台。1.2 数字下变频技术的应用与发展1.2.1 数字下变频技术的应用及发展 随着近年来现场可编程门阵列(FPGA)器件和通用数字信号处理器(DSP)在芯片逻辑规模和处理速度等方面性能的迅速提高，用硬件编程或软件编程方式实现无线功能的软件无线电技术在理论和实用化上都趋于成熟和完善。软件无线电技术只需通过软件上的更新就能够选择不同的业务或调制方式、追加和修改功能，具有传统硬件方式所无法比拟的灵活性、开放性和可扩展性。因此，软件无线电技术已经被越来越广泛地应用于蜂窝通信及各种军用和民用的无线系统中。在目前大多数软件无线电接收机中，一般先经模拟下变频至适当中频，然后在中频用ADC数字化后

19、输出高速数字中频信号，再经数字下变频器(DDC)的变频、抽取和低通滤波处理之后变为低速的基带信号，最后将基带信号送给通用DSP器件作后续的解调、解码、抗干扰、抗衰落、自适应均衡等处理。这样大大降低了对ADC和DSP器件性能的要求，便于实现和降低成本。数字上变频(DUC)与下变频是相对应的过程，DSP处理后的基带数字信号经过内插、滤波和上变频后，将信号传给DAC来完成后续的模拟处理环节。数字上下变频器在这里起到ADC/DAC和通用DSP器件之间的桥梁作用，因此，数字上下变频技术已经成为软件无线电接收机的核心技术之一，通用数字上下变频器也被越来越广泛的应用到各种军、民用无线通信设备以及电子战、雷达

20、和信息化家电等领域。1.2.2 FPGA在数字下变频领域的应用 现场可编程门阵列(FPGA)是在专业ASIC的价格和低可编程性与DSP的完全可编程性和每项功能的高功耗之间的折衷方案。FPGA是高速可配置的逻辑电路，其物理和逻辑的布局布线是专门为状态机和顺序逻辑快速实现而设计的，近年来，FPGA器件在工艺方面的进步和设计思想上的创新为之带来了前所未有的逻辑规模和强大的处理性能，时钟速度等性能已经有了很大的提高，单片的集成度已经发展到了几百万门以上，可用于复杂的数字信号处理，比如卷积、相关和滤波等。FPGA的可编程性、灵活性和高集成性，在无线研究领域中已经得到了成功的应用。在经过FPGA充分验证的

21、基础上，还可以将FPGA设计转为ASIC，降低芯片成本，使其市场化。Altera公司最新推出的HardCopylI技术，可以在lO12周内将一个成熟的FPGA设计转成量产的ASIC，并且保证ASIC的功能和时序与FPGA芯片完全一致，pin to pin的管脚兼容，大大减少了设计者验证和仿真的工作量，免除使用者重新Layout PCB的麻烦，其100%的流片成功率大大减少了从设计到产品的移植周期。1.3 本论文的内容安排 本文内容主要分为以下几个部分： 第一章绪论，简单介绍了软件无线电及数字下变频技术的概况，并说明了论文的课题背景和主要内容。 第二章介绍了数字下变频技术的理论基础，主要包括数字

22、下变频的基原理、相关的算法概述。 第三章依据第二章的基本原理和相关算法，设计实现了基于FPGA的下变频的各功能部分。第四章给出了数字下变频相关部分的FPGA仿真结果，分析并验证了设计的可行性。最后对本论文的工作做了总结，并指出了需要完善的部分。第二章 数字下变频技术理论基础2.1 数字下变频理论概述2.1.1 数字混频正交变换理论任何物理可实现的信号都是实信号，实信号的频谱具有共轭对称性，即正负频率幅度分量是对称的，而其相位分量正好相反。所以对于一个实信号而言，只需其正频部分或负频部分就能够完全加以描述，不会丢失任何信息，也不会产生虚假信号。如只取原实信号的正频部分(由于只含有正频分量，故为复

23、信号)，那么就把叫做的解析表示，即： (2-1) 其中叫做信号的Hilbert变换。即 (2-2) 由于Hilbert变换是正交变换，所以解析信号的实部和虚部是正交的。一个实信号的解析表示(正交分解)在信号处理中有着极其重要的作用，是软件无线电的基础理论之一，从解析信号中很容易获得信号的三个特征参数：瞬时幅度、瞬时相位和瞬时频率，而这三个特征参数是信号分析、参数测量或识别解调的基础。 对于一个实的窄带信号： (2-3)式中、分别为信号的幅度调制分量和相位调制分量，为信号的载频。以证明的Hilbert变换为： (2-4)所以窄带信号的解析表示为： (2-5) 用极坐标形式可以表示为： (2-6)

24、 式中，称为信号的载频分量，它作为信息载体不含有用信息。将上式乘以，载频下移，得到基带信号(或称为零中频信号)，记为，有： (2-7) (2-8) (2-9)分别称为基带信号的同相分量和正交分量。基带信号为解析信号的复包络，是复信号，即基带信号既有正频分量，也有负频分量，但其频谱不具有共轭对称性，若随意剔除基带信号的负频分量，就会造成信息丢失。从以上分析可以看出，一个实的窄带信号既可用解析信号表示，也可用其基带信号(零中频信号)来表示。但是，在实际中很难实现理想的Hilbert变换的阶跃滤波器，所以准确的解析表示要在实际应用中得到是非常困难的，相比之下，得到基带信号就要容易得多，即将原信号分别

25、与两个本振信号和相乘，再经过低通滤波器就得到了对应的正交基带变换信号，但由于模拟方法产生本振信号的缺点是存在正交误差，从而导致虚假信号的产生。如今，在数字信号处理中，更多的采用数字混频正交变换来进行数字信号的正交基带变换，其两个本振信号正交性可以完全的保证，其基本功能框图如图2.1所示。 输入NCOA/DCIC滤波CIC滤波HB滤波HB滤波FIR滤波FIR滤波-/IcossinI路Q路图2.1 实信号的正交基带变换(下变频)将模拟信号经过模数转换(A/D)后得到数字信号，将该分别与两个正交本振序列和相乘后，再通过数字低通滤波器即可得到的同相分量和正交分量。 2.1.2 数字下变频原理下变频是指

26、将信号的频谱搬移到更高或更低的频率上，若待变频信号为，变频信号用公式表示为： (2-10)其中为搬移的频率，将基带信号搬到该频率上称为上变频(负)，而从该频率上搬移到基带称为下变频(正)。数字上变频和数字下变频就是对式(2-10)进行数字化。引入满足采样周期T，数字上变频和数字下变频就可以写为： (2-11)简写为： (2-12)实际当中，对于下变频来说，一般为实信号，就有下式： (2-13) 经过低通滤波后得到的就是基带信号的正交分解信号，为同相分量，为正交分量，由此可见上一节中提到的实信号的正交基带变换也可以说完成的就是下变频功能。图2.1也就是数字下变频的基本原理框图。 2.1.3 影响

27、数字下变频器性能的主要因素 从数字上下变频原理可以看出，上变频其实是下变频的一个反过程，在此我以下变频为例来探讨一下影响数字变频器性能的主要因素。 模拟下变频器中，模拟混频器的非线性和模拟本地振荡器的频率稳定度、边带、相位噪声、温度漂移、转换速率等都是人们最关心和难以彻底解决的问题。这些问题在数字下变频中是不存在的，频率步进、频率间隔等也具有理想的性能，另外，数字下变频器的控制和配置更新方便等特点也是模拟下变频器无法比拟的。但与模拟下变频相比，数字下变频器的运算速度受硬件电路处理能力的限制，其运算速度决定了DDC的最高输入信号数据率，相应的也限定了ADC的最高采样速率。另外，数字下变频的输入、

28、输出数据精度和内部运算精度也影响着接收机的性能。影响数字下变频器件整体性能指标的主要因素12有五个：一是数控本振所产生的正交本振信号的频谱纯度；二是数字混频器的运算精度；三是各种滤波器的运算精度(包括二进制表示的滤波器系数的精度)；四是滤波器的阶数：五是数下变频器的系统处理速度。 2.2 多速率数字信号处理 2.1.1 整数倍抽取和内插 所谓整数倍抽取14是把原始采样序列每隔D-1个数据抽取一个数据，以形成一个新的序列： (2-15)式中D为正整数。很显然如果序列的采样速率为，则其无模糊带宽为/2，经过D倍抽取得到的抽取序列的采样速率为/D，其无模糊带宽为/(2D)，当含有大于/(2D)的频率

29、分量时，就必然产生频谱混叠，导致从中无法恢复出中小于/(2D)的频率分量信号。设的离散傅氏变换为，那么的离散傅氏变换为： (2-16)由式(2-16)可见，抽取序列的频谱为抽取前原始序列频谱经频移和D倍展宽后的D个频谱叠加和。图2.3给出了抽取前后的频谱结构变化图。-2-02 图2.3 抽取前后(D=2)的频谱结构(混叠)由图2.3可见，抽取后的频谱产生了严重混叠，使得从中无法恢复出中所感兴趣的信号的频谱分量。但如果首先用一数字滤波器(滤波器带宽为/D)对进行滤波，使中只含有小于/D的频率分量(对应模拟频率为)，再进行D倍抽取，则抽取后的频谱就不会发生混叠，如图2.4所示，H(ejw)-2-0

30、2图2.4 抽取前后(D=2)的频谱结构(无混叠)这样就可以准确地表示中小于/D的频率分量信号，所以这时对进行处理等同于对的处理，但前者的数据速率只有后者的D分之一，大大降低了对后续处理(解调分析等)速度的要求。由上述分析可以得出一个完整的D倍抽取器结构如图2.5所示，图中为其带宽小于/D的低通滤波器，当原始信号的频谱分量本身就小于/D时，则前置低通滤波器可以省去。图2.5 完整的D倍抽取器结构框图内插是抽取的逆过程，所谓整数倍内插就是指在两个原始抽样点之间插入(I-1)个零值，设原始抽样序列为，则内插后的序为： (2-17)设的离散傅氏变换为，则的离散傅氏变换为： (2-18) 由式(2-1

31、8)可见，内插后的信号频谱为原始序列频谱经I倍压缩后得到的谱，图2.6给出了内插前后的频谱结构，由图中可见，在内插后的中不仅含有的基带分量，还含有其频率大于的高频成分，为了从中恢复原始谱，则必须对内插后的信号进行低通滤波(滤波器带宽为)。因此，原来插入的零值点变为的准确内插值，经过内插大大提高了时域分辨率15。-2-02/I滤波器内插后原始谱20-2图2.6 内插(I=2)前后的频谱结构 由上述分析得出一个完整的I倍内插器的结构如图2.7所示，图中为带宽小于的低通滤波器。图2.7 完整的I倍内插方框图2.3 高效数字滤波 从前面的讨论已经知道，实现取样率变换的关键问题是如何实现抽取前或内插后的

32、数字滤波，该滤波器性能的好坏将直接影响取样率变换的效果及其实时处理能力，本节将讨论多速率信号处理中的高效数字滤波问题。2.3.1 积分梳状滤波器基本理论 级联积分梳状滤波器(CIC，cascaded integrator-comb)是一种线性相位FIR滤波器，这种滤波器由工作在高抽样率的级联理想积分器和低抽样率的梳状滤波器组成。该滤波器的冲激响应具有以下形式： (2-19)式中，D即为CIC滤波器的阶数(D其实也是抽取因子)。CIC滤波器的z变换为： (2-20)式中， (2-21) (2-22)因此CIC滤波器的原理方框图如图2.8所示，-1图2.8 CIC实现方框图由图2.8可见，CIC滤

33、波器由两部分组成，是一个积分器，实现起来就是一个累加器：是一个梳状滤波器20。把z=分别代入式(2-21)和(2-22)，可得和的频率响应为： (2-23) (2-24)由于的幅频特性形状象一把梳子，因此称为梳状滤波器。CIC滤波器就是积分器和梳状滤波器的级联，所以也称为级联积分梳状滤波器。 由和可得为： (2-25)CIC滤波器的主瓣幅值最大点为，随着频率的增大，旁瓣电平不断减小，可以计算出第一旁瓣电平与主瓣电平的差值约为，可见CIC滤波器的旁瓣电平还是比较大的，这也意味着阻带衰减很差，为了能够满足实用要求，可以采用多级CIC滤波器级联的办法来解决，例如用Q级CIC实现时的旁瓣抑制为：，当Q

34、=5时，基本能够满足实际的需要22。由于CIC滤波器的实现非常简单，只有加减运算，没有乘法运算，FPGA实现时可达到很高的处理速率，因此CIC滤波器很适合作抽取器前的抗混叠滤波器，通过CIC滤波并抽取后把高的数据率降到较低的数据率，易于后级的HB抽取和FIR滤波。 2.3.2 半带滤波器的基本理论 半带滤波器(Half-Band Filter)在多速率信号处理中有着特别重要的位置23，因为这种滤波器特别适合实现D=2M(即2的幂次方倍)的抽取或内插，而且计算效率高，实时性强。所谓半带滤波器是指频率响应满足以下关系的FIR滤波器： (2-26)或者说半带滤波器的阻带宽度与通带宽度是相等的，且通带

35、纹波和阻带纹波也相等，如图2.9所示。图2.9 半带滤波器图中和分别是滤波器的通带上限和阻带下限频率，其中。半带滤波器具有以下性质：(1)，且通带波纹合阻带波纹是相等的，即，这样就有近一半的h(n)为0，在实际应用中减少了一半的运算量。 (2)在半带滤波器进行2倍抽取后，虽然过渡带内有混叠，但通带内是没有混叠的，也就是说信号是可以恢复的。(3)半带滤波器的偶数序列号(不包括0)的冲击响应的值为0，即： (2-27) 根据以上性质，就通带信号而言，完全可以采用半带滤波器来进行2倍抽取，只要根据抽取速率和信号带宽严格的设计和就可以了。2.4 数控振荡器NCO中采用的CORDIC算法 数控振荡器(N

36、CO，Numerically Controlled Oscillator)，亦称直接数字(频率)合成器(DDS，Direct Digital Synthesizer)23。用来产生一对相互正交的正弦和余弦载波信号，与插值以后的基带信号混频，完成频谱上搬。本文研究基于CORDIC算法24的流水线型数控振荡器。该方法较之传统的查表法有运算精度高速度快、结构简单、耗费资源少等优势。CORDIC算法是一种基于向量旋转的数值计算方法。该算法仅仅通过迭代操作来逼近三角函数及其他一些函数，用该算法来代替查找表产生正余弦函数样值将会大大的节省硬件资源。算法原理如下； 对于图2.10所示的矢量旋转，图2.10

37、矢量旋转示意图设起点坐标为，终点坐标为，由三角函数理论知道： (2-28)对于第i次旋转，令，则式(2-23)可改写为： (2-29)其中1/为幅度畸变因子，最 (当逆时针旋转时为+1，顺时针旋转时为-1)。因为，所以我们假设从x正轴开始旋转，通过足够多的迭代次数后，就可以实现-/2/2内的任意角度旋转。每次旋转后的实际矢量与目标矢量之间的的误差角度如式(2-30)， (2-30) 其中为目标矢量角度，若0，则i=+1，若0，则i =-1，即来控制旋转方向。下面给出CORDIC算法的基本实现方式，根据以上原理，在实现时幅度畸变因子Ki不作处理，只是在最后对模作一个校正即可，设初始向量经n次角度

38、旋转后得到的向量，根据J.S.Walter的推导有下面的迭代方程组(由式2-29和2-30也可得出)： (2-31)其中， (2-32)n次旋转迭代后的结果为： (2-33)其中，称为摸校正因子。如果令=1/k,，=0，则=cos，=sin，由上述推导可知：若已知角度和初始向量，可由式(2-31)迭代运算得到角度的正余弦值，通常一次迭代会产生一位精度的二进制幅值，只要迭代次数n足够大，得到的正余弦值就能满足一定的精度。一般来说，为了使CORDIC算法的迭代精度达到要求的相位分辨率，CORDIC算法的迭代次数K要求满足下式： (2-34) 其中P为相位字宽，如果取P=32，计算得K=30。因为i

39、=0时为第一级迭代，所以实际的迭代次数为K+1=31。显然，CORDIC算法可以作为正余弦函数发生器应用于数控振荡器中。在式(2-31)的迭代运算中，由于乘以21相当于将被乘数右移i位，因此，式(2-31)中的迭代运算在电路实现时可化简为移位和加(减)法运算，很适合硬件实现。第三章 数字下变频器的设计 下变频是软件无线电中的关键技术之一，完成了中频段的信号处理，起到承上启下的作用，其特点是运算量大。现在的软件无线电系统，大多采用专用芯片来完成数字下变频，专用芯片具有抽取比大、性能稳定等优点，但价格昂贵、灵活性不强。我们可以采取一种折中的方案，即放弃在中频段使用通用DSP，代之使用高效可编程专用

40、器件，在快速逻辑电路中完成数字中频段的处理。只要电台结构设计合理，一旦DSP器件在运算速度上能够满足需要，这种过渡阶段的软件无线电就能够很容易改成理想的软件无线电。跟专用芯片相比，可编程逻辑器件的采用可大大的提高其灵活性，具有一定的实用价值。3.1 基于FPGA的数字下变频设计原理 在实际应用中，数字下变频器的实现要比图2.1所示的要复杂的多，其主要功能包括三个方面：第一是变频，数字混频器将数字中频信号和数控振荡器(NCO)产生的正交本振信号相乘，生成I/Q两路混频信号，将感兴趣的信号下变频至零中频；第二是低通滤波，滤除带外信号，提取有用信号；第三是采样速率转换，降低采样速率，以利于后续信号处

41、理，大抽取因子范围提供了可设计成宽带或窄带数字信道的能力。3.1.1 数控振荡器NCO的设计数控振荡器NCO是软件无线电中上下变频器的重要组成部分之一，也是决定性能的主要因素之一，图3.1给出了NCO的基本结构框图。系统控制逻辑模块相位控制字频率控制字函数发生器相位寄存器时钟相位累加器相位相加器图3.1 NCO结构图如图3.1所示，在系统时钟的控制下，相位寄存器以频率控制字(步长)累加，相位寄存器的输出与相位控制字相加，然后输入到函数发生器，产生期望的函数样值。可见，实现NCO的关键部分是相位-幅度变换电路，即函数发生器。传统的实现方法是使用查找表，其优点是简单，准确，但是缺点也是显而易见的，

42、存放相位-幅度的查找表ROM的大小和相位精度的位数成指数关系。当精度要求很高时需要使用外部的ROM来扩展，这样将会降低系统的处理速度。CORDIC算法在硬件实现上只需要移位和加/减法即可完成复杂的计算功能，能很好地兼顾速度、精度、简单、高效等方面。CORDIC算法在前面章节2.4有详细介绍，它是通过一系列迭代算法，以固定的参数角度偏摆以逼近所需的旋转角度。该算法的实现是靠迭代来逼近需要的值，同时也可以看出由于硬件实现的限制，不能无限的迭代，否则同样会造成所需资源和处理时间的增长。因此在实际应用中需要根据系统的要求来选择迭代的次数以达到系统要求的精度。本设计中使用参数为：输入、输出均为16位；角度常数为16位，即角度的精度可以达到小数点后3位。图3.2所示的CORDIC算法流水线型设计方框图，采用FPGA实现，该结构有如下优点：第一 ,它的移位寄存器进行迭代法比可变移位寄存器简单的多。第二 ,它没有在角计算中存储常量的ROM ,可以用硬件直接来实现。Stage 起始Z Stage 起始Stage 0Z Stage 0Stage 1Z Stage 1Stage 15Z Stage 15图3.2 CORDIC流水线型设计流程图其VHD