EDA名词解释.doc

《EDA名词解释.doc》由会员分享，可在线阅读，更多相关《EDA名词解释.doc（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、ASIC： 专用集成电路（Application Specific Integrated Circuit）AMPP: Altera宏功能模块和IP核开发伙伴组织（Altera Megafunction Partners Program）BGA: 球状矩阵排列（ball grid array）BSDL: 边界扫描描述语言（Boundary-Scan Description Language）BST： 边界扫描测试（Boundary-Scan Testing）CAD: 计算机辅助设计（Computer - Aided Design）CAE: 计算机辅助工程（Computer Aided Engin

2、eering）CAM: 计算机辅助制造（computer-aided manufacturing）：中央地址存储器（Central Address Memory）CAT: 计算机辅助测试（computer-aided test）CPLD: 复杂可编程逻辑器件（Complex Programable Logic Device）DFT: 可测试设计（Design For Test）EAB: 嵌入式阵列块(Embedded Array Block)EDA： 电子设计自动化(Electronic Design Automation)EDIF: 电子设计交换格式(electronic design in

3、terchange format)EEPROM: 电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory）EPROM: 可擦除可编程ROM（Erasable Programmable Read-Only Memory）FPGA: 现场可编程门阵列（Field Programmable Gata Array）EPLD: 可擦除可编程逻辑器件(Erasable Programmable Logic Device)FPSLIC: 现场可编程系统级集成电路(Field Programmable System Level Inte

4、gration Circu) FSM: 有限状态机（Finite State Machine）GAL: 通用阵列逻辑(Generic Array Logic)HDL: 硬件描述语言(hardware description language)IEEE： 电子电气工程师协会（Institute of Electrical and Electronic Engineers）IP: 知识产权核（Intellectual Property）ISP: 在系统可编程（In System Programmability）JTAG: 联合测试行动组（Joint Test Action Group）；在EDA领

5、域又称“边界扫描测试技术”，常用于可编程逻辑器件的测试下载LAB: 逻辑阵列块（Logic Array Block） LE： 逻辑单元（Logic Element）LPM： 参数可设置模块库（Library of Parameterized Modules）LUT： 查找表（lookup talbe）OLMC: 输出逻辑宏单元(Output Logic Macro Cell)OTP: 一次性可编程（One Time Programmable）PAL: 可编程阵列逻辑：(Programmable Array Logic)PCB: 印刷电路板PGA: 可编程门阵列（Programmable Gat

6、e Array）PIA: 可编程连线阵（Programmable Interconnect Array）PLA: 可编程逻辑阵列(Programmable Logic Array)PLD: 可编程逻辑电路（Programable Logic Device）PROM: 可编程序只读存储器（Programmable Read-Only Memory）ROM： 只读内存（Read-Only Memory）SRAM: 静态随机存储器（Static Random Access Memory）RTL: 寄存器传输级（Register Transport Level）SOC: 单芯片系统（System on

7、 a Chip）SOPC: 片上可编程系统(System On Programmable Chip)UART: 通用异步收发器（Universal Asynchronous ReceiverTransmitter）VHDL: 超高速集成电路硬件描述语言（Very High Speed Integrated Circuits Hardware Description Language）UES: 用户电子标签（User Electronic Signature）ASIC： 专用集成电路 CPLD: 复杂可编程逻辑器件EAB: 嵌入式阵列块 EDA： 电子设计自动化GAL: 通用阵列逻辑 FPGA:

8、 现场可编程门阵列IEEE： 电子电气工程师协会 HDL: 硬件描述语言IP: 知识产权核 JTAG: 联合测试行动组 LAB: 逻辑阵列块 LPM： 参数可设置模块库LUT： 查找表 RTL: 寄存器传输级PLD: 可编程逻辑器件 SOPC: 可编程片上系统VHDL: 超高速集成电路硬件描述语言3专 集语述电路电超: 系系程 辑 编 :输 传 查：块 置可 ： 逻 : 动试 : 权 语描 会师电子：阵程场 列阵 :动自电 阵嵌 :器辑可 : 路集 （子户 （述件电高 器收通 统可片: 统片单 级存 储存态 - 存只： - （存只编: 电辑可 阵辑 （程可 列编 路刷 : ：阵编 : （次 (元逻 找查： 模设 ： （辑 ） 列辑 :下测器程于用”试边又 在） （试联 程编 核产 会师子 ： (语硬 (列 状 ) (成级程现 (辑可擦 门可 （ 程可 （读编擦 式计设 化计子： 阵嵌 设测 : 辑编复: - （辅计 址地） - 造助 助算 （设算 试界 ： （描扫边 排状 : 织发 块功