芯片设计技术ppt课件.ppt
《芯片设计技术ppt课件.ppt》由会员分享,可在线阅读,更多相关《芯片设计技术ppt课件.ppt(71页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分半导体芯片行业三种运作模式:IDMFoundryFabless变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组
2、成部分概念和市场调查结构级说明、RTL编码转换时钟树到DC形式验证(扫描插入的网表与CT插入的网表)RTL仿真逻辑综合 、 优化和扫描插入全局布线后STA形式验证(RTL与门级)时序正确?否是布图前STA详细布线否时序正确?布图后STA是时序正确?布图规划、布局、CT插入和全局布线否是定案下单前端后端变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站
3、的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分前端的基本设计流程,从输入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA测试测试 ASICASIC综合综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要反复重做前面几步才
4、能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分芯片工艺选择成本工艺特点工艺成熟度技术需求IP成熟度包括该工艺下的芯片制造成本和设计成本Foundry可提供的第三方IP,IP的功能、性能和使用情况性能、功耗、面积、温度、寿命、可实现的频率、可支持的金属层数等基于该工艺下的Foundry IP、单元库的集成、后端设计等芯片工艺的选择就是对这些因素的权衡芯片工艺的选择就是对这些因素的权衡变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输
5、配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分IP模拟IP:数字IP包括如AD、DA、PLL、PAD、flash等IP,这些都和芯片工艺相关,选定工艺后向相应的工艺厂商进行购买购买业界已经较成熟的IP的使用权,如Ethernet MAC、AMBA、DMAC等开源IP核:自主设计IP:通过硬件描述语言(VHDLVerilog)实现模块功能,形成RTL(寄存器传输级)代码。在设计中,带有MEM的模块需要内建自测试设计BIST变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分设计文档Verilog编码
6、变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分芯片可测性设计芯片可测性设计DFTDFT(Design for Test Design for Test )MEMregBISTMODULEbist_ensuccessfailBISTBIST模式模式正常工作模式正常工作模式regregregregScan_outScan_inscanmodeBISTDFT变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分RTLRTL代码设计
7、规则检查代码设计规则检查 采用nLint工具,针对电路进行设计规则检查,包括代码编写风格、DFT、命名规则和电路综合相关规则等。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分前端的基本设计流程,从输入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA测试测试 ASICASIC综合综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要
8、反复重做前面几步才能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分验证工作量占整个芯片开发周期的50%到70%验证工程师的数量应该超过设计工程师验证的重要性变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分模块级验证(block level)子系统级验证(subsystem level)系统级验证(system level)验证的层次变电站电气主接线是指变电站的变压器、输电
9、线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分模拟(simulation)仿真(emulation)形式验证(formal verification)验证的途径变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分形式验证变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统
10、接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分白盒法黑盒法灰盒法功能验证的方法:变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分芯片验证流程(以LINUX-VCS环境下为例): 建立工程、设置验证环境用汇编或C编写测试case编译测试case编译RTL和TB跑仿真观察结果和并给出测试报告通过gcc等工具,将.s或.rs文件编译成.pat文件(存储二进制文件)生成RTL可执行文件,用于仿真VCS
11、工具撰写仿真脚本、配置工具路径、设置快捷命令等生成波形文件利用Debussy工具观察波形、日志文件比较等方法验证完整性测试代码覆盖率功能覆盖率cmView工具变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分LINUX环境:VCS+debussy、 WINDOWS环境:modelsim启动VCS验证仿真报告debussy波形界面波形界面Modelsim变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分前端的基本设计流程,从输
12、入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA测试测试 ASICASIC综合综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要反复重做前面几步才能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分结构说明和RTL编码RTL仿真逻辑综合、优化、扫描插入形式验证(RTL和门级)布局前
13、STA时序正确布局、CT插入和全局布线转换时钟树到DC形式验证(扫描插入的网表与CT插入的网表)布局后STA详细布线时序正确布线后STA时序正确结束是是是否否否变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分什么是静态时序分析?什么是静态时序分析?套用特定的时序模型套用特定的时序模型(Timing ModelTiming Model),针对特),针对特定电路分析其是否违反设计定电路分析其是否违反设计者给定的时序限制(者给定的时序限制(Timing Timing ConstraintConstraint)。)
14、。“静态静态”:分析流程不需要通过输入激励的方式进行仿真。:分析流程不需要通过输入激励的方式进行仿真。 特点:特点:速度快,覆盖率速度快,覆盖率100%100%变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分确定芯片最高工作频率 通过时序分析可以控制工程的综合、映射、布局布线等环节,减少延迟,从而尽可能提高工作频率检查时序约束是否满足 可以通过时序分析来查看目标模块是否满足约束,如不满足,可以定位到不满足约束的部分,并给出具体原因,进一步修改程序直至满足时序要求分析时钟质量 时钟存在抖动、偏移、占空比失真等
15、不可避免的缺陷。通过时序分析可以验证其对目标模块的影响变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分我们选用的静态时序分析工具同样是目前使用最广泛的,来自Synopsys公司的PrimeTime。时序分析变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分综合后STA建立时间不符合-重新设计保持时间不符合-此处修改或布局后修改(根据大小)采用的统计线载模型三阶段时序分析的区别变电站电气主接线是指变电站的变压器、输电线路怎样
16、与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分布局后STA:布局工具将关键单元彼此靠近放置用以最小化路径延迟修改保持时间违例(或根据违例程度选择布线后修改)三阶段时序分析的区别变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分布线后STA:加入寄生电容和RC连线延迟修正保持时间(插入缓冲器)最接近实际情况三阶段时序分析的区别变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分前端的基本
17、设计流程,从输入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA测试测试 ASICASIC综合综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要反复重做前面几步才能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分覆盖率作为一种判断验证充分性的手段已成为验证工作的主导。变电站电气主接
18、线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分覆盖率的分类 从目标上分,可将覆盖率大体分为两类:代码覆盖率: 作用:检查代码是否冗余,设计要点是否遍历。 被检测对象:RTL代码 检测方法:工具自动生成 功能覆盖率: 作用:检查功能是否遍历。 被检测对象:自定义容器 检测方法:自定义收集条件变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分代码覆盖率可分为: 行覆盖率 分支覆盖率 路径覆盖率 条件覆盖率 翻转覆盖率 状态机覆盖率功能覆盖
19、率可分为: 基于控制的功能覆盖率 基于数据的功能覆盖率覆盖率的分类变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分 验证阶段可以分为单元验证(UT)阶段、集成验证(IT)阶段和系统验证(ST)阶段。 单元验证阶段,关心的是模块功能和模块质量,此时出口条件为代码覆盖率。一般业内常用的出口条件是:行覆盖率达到100,分支覆盖率达到100,条件覆盖率达到95,状态机覆盖率达到90,对没有覆盖的需给出合理的说明。 集成验证阶段,关心的系统的功能,以及模块与模块之间的接口,此时出口条件为功能覆盖率。一般业内常用的出口
20、条件是:功能覆盖率达到90,对没有覆盖率的需给出合理的说明。覆盖率与验证阶段变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分功能覆盖率高、代码覆盖率低: 验证计划不充分,需要增加功能覆盖点。代码覆盖率高、功能覆盖率低: 设计没有实现指定的功能。验证充分性探讨变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成
21、中一个重要组成部分前端的基本设计流程,从输入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA验证验证 ASICASIC综合综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要反复重做前面几步才能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分工具:synplify 、xilinx的I
22、SE/Vivado、altera的quartusISEISESynplifySynplify synplify的综合效果(体现在时序、面积上)要比ISE和quartus好推荐采用synplify进行综合生成一个edf网表文件,然后在ISE或quartus中建立一个工程,将该edf文件作为一个底层文件添加到这个工程中,由ISE或quartus进行下一步的布局布线工作。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分 验证主要针对了模块、系统的功能测试,而FPGA下载测试则更接近芯片的实际应用环境进行功能和性能
23、上的测试。 测试平台:FPGA开发板、外围电路变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分前端的基本设计流程,从输入前端的基本设计流程,从输入需求需求到输出到输出网表网表的过程。的过程。主要步骤为:主要步骤为: RTLRTL设计设计 验证验证 静态时序分析静态时序分析 覆盖率覆盖率 FPGAFPGA测试测试 ASICASIC逻辑综合逻辑综合时序分析和验证时出现的错误可能需要反复重做前面几步才能解决时序分析和验证时出现的错误可能需要反复重做前面几步才能解决是一个是一个迭代优化迭代优化的过程。的过程。变电站
24、电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务。变电站的主接线是电力系统接线组成中一个重要组成部分 逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表(netlist)。 设定约束条件:如电路面积、时序要求等目标参数。 逻辑综合是基于特定的综合库的,而不同的库中,门电路基本标准单元的在面积、时序参数上是不同的。所以,选用标准单元库不同,综合出来的电路在时序,面积上是有差异的。 工具:Synopsys的Design Compiler,综合产生ASIC版本,提交给后端提交给后端。变电站电气主接线是指变电站的变压器、输电线路怎样与电力系统相连接,从而完成输配电任务
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 芯片 设计 技术 ppt 课件
限制150内