2022年自动化专业英语翻译部分 .pdf
《2022年自动化专业英语翻译部分 .pdf》由会员分享,可在线阅读,更多相关《2022年自动化专业英语翻译部分 .pdf(14页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第一单元:双极结晶体管今天,工业电子系统采用由术语晶体管描述的几个器件。每种类型的晶体管具有不同的特性和操作条件,用于将其与其它晶体管区分开。在本讨论的第一部分中,我们关注的是双极结型晶体管。在结构上,该晶体管被描述为双极的,因为它具有两个不同的电流载波极性。孔是正电流载流子,而电子是负电流载流子。两种不同种类的半导体晶体通过公共元件连接在一起。该器件的结构类似于背对背连接的两个二极管的结构,其中一个晶体对于两个结都是公共的。中心材料通常比两个外部件薄。图1 。图 1 示出了两种不同类型的双极晶体管的晶体结构,元件名称和模式符号。双极晶体管主要用作调节通过其的电流量的放大器件。来自能量源的电流
2、进入发射极,流过基极区域,并通过集电极离开。集电极电流的变化通常被识别为晶体管的输出。集电极电流由基极电流的小变化控制。他的关系被描述为电流增益或beta。用数学表达式,该公式的希腊字母delta 表示变化值。这用于表示施加ac 值时晶体管的响应。这种类型的条件被称为动态特性。在公式中省略delta 符号表示直流或静态工作条件。在发射极处进入晶体管的所有电流被识别为发射极电流或IE。集电极电流或IC,总是略小于IE。 IE和 IC之间的差异是由于基极电流。在数学上,这是基极电流( IB)=发射极电流- 集电极电流 bipolar 双极图 1.2 显示了简单NPN 硅晶体管的电路连接。该电路的操
3、作基于正向偏置的发射极- 基极结和反向偏置的集电极。发射极- 基极结的正向偏置通过将直流源的负极侧连接到发射极和正极侧通过RB 连接到基极来实现。当集电极通过电阻器RL连接到源极的正极时,发生集电极的反向偏置。通过RL的集电极电流由发射极- 基极结的正向偏置电压控制。在单个 PN 二极管结的操作中,正向偏置导致导通,反向偏置导致非导通。在晶体管中,该规则不直接应用,因为涉及两个结。例如,当发射极- 基极结正向偏置时, 其导致大量的IE进入基极区。 基极 - 集电极结的反向偏置通常会限制该电流。但是由于薄的基底结构,IE将在其到达基极区域时立即进入集电极。最终,该电流通过集电极,并且表现为集电极
4、电流IC或输出电流。因此,在正常晶体管操作中,发射极- 基极结的正向偏置改变或减小基极- 集电极结的反向偏置效应。晶体管主要分类为电流操作器件。这意味着只有当发射极- 基极结正向偏置并产生基极电流时,输出或集电极IC 才会发生。当基极电流停止时,集电极电流停止,晶体管变为不导通。这种情况称为切断,另一方面,如果出现过量的基极电流,则晶体管被驱动到饱和。当这种情况发生时,IB的进一步增加不会引起 IC中的相应变化。当实现振幅控制时,晶体管很少在饱和区域中操作。当晶体管用作开关时,其通常在饱和区域中操作。图 1.3 的晶体管放大器电路是先前NPN电路的 PNP对应物。该电路的电池以相反的方向连接,
5、以便实现适当的偏置。 性能基本上与NPN 电路的性能相同。电流 IC,IB 和 IE在该图中由箭头表示。该电路的发射极电流仍然提供最大的电流值。在该电路中,IC加 IB的复合也等于IE 。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 14 页 - - - - - - - - - 第二单元:运算放大器运算放大器的内部结构相当复杂,通常包含大量分立元件。使用运算放大器的人通常不需要关心其内部构造。然而,有助于对内部电路完成什么有一些一般的理解。这允许用户看到设备如何执行和指
6、示作为一个功能单位的一些限制。运算放大器的内部电路可以分为三个功能单元。图1.7 显示了内部功能或运算放大器的简化图。注意每个功能都包含在三角形中。电子原理图使用三角形以表示放大功能。该图显示了运算放大器具有三个基本放大功能。这些功能通常称为放大级。放大级包含一个或多个有源器件和实现放大所需的所有相关组件。运算放大器的第一级或输入通常是差分放大器。此放大器有两个输入, 标记为 V1 和 V2。 I t 提供提供给两个输入的信号差的高增益和用于同时施加到两个输入的公共信号的低增益。任何施加的信号的输入阻抗都很高。放大器的输出通常是幅度相等且相位相差180的两个信号。这可以被描述为推挽输入和输出。
7、放大的一个或多个中间级跟随差分放大器。图1.7 显示了只有一个中间级的运算放大器。功能上,该放大器设计为在输出处将工作点移至零电平,并具有高电流和电压增益能力。需要增加增益来驱动输出级,而不会使输入负载下降。中间级通常具有两个输入和单端输出。运算放大器的输出级具有相当低的输出阻抗,并负责开发驱动外部负载所需的电流。它的输入阻抗必须足够大,以便不会降低中间放大器的输出。输出级可以是射极跟随器放大器或以互补对称配置连接的两个晶体管。在这个阶段电压增益相当低,具有相当大的电流增益。差分放大器是大多数运算放大器的关键或操作基础。该放大器最好被描述为具有共享单个发射极电阻器的两个相同或平衡的晶体管。每个
8、晶体管具有输入和输出。简化差分放大器的原理图如图1.8 所示。请注意,电路由双极性或分离电源供电。源极引线标记为+ VCC和-VC C ,并相对于公共接地引线测量。差分放大器的操作基于其对施加到基极的输入信号的响应。将一个基极接地并将输入信号施加到另一个基极产生两个输出信号。这些信号具有相同的幅度,但是被反相180。这种类型的输入使放大器在其差分工作模式下响应。当具有相等幅度和极性的两个信号同时施加到每个基极时,所得到的输出为零。这种类型的输入引起在公共连接的发射极电阻两端出现差值或抵消电压。在某种意义上,差分放大器作为对相同输入信号的平衡桥。当电路平衡时没有输出,当电路不平衡时输出。这被称为
9、共模操作条件。差分放大器设计用于抑制两个输入共用的信号。术语共模抑制比(CM RR)用于描述放大器的这种动作。CMRR是差分放大器的独特特性。不希望的噪声,干扰或嗡嗡声可以被这种操作条件拒绝。图 1.9 显示了连接差分模式工作的差分放大器的简化原理图。在该电路中,将输入信号施加到Q1 的基极,并且Q2 的基极保持开路或处于浮置状态。这种情况导致信号在两个输出端和发射极电阻上产生。如图所示,发射器信号与输入同相。这两个输出信号彼此异相并且具有相当大的放大度。输出Vo1 与输入不同相,Vo2 同相。当仅施加一个输入信号时,差分放大器将产生两个输出信号。输入信号从Q1 到 Q2 的耦合通过发射极电阻
10、实现。例如,输入信号的正交替导致Q1 的正向偏置增加。这导致Q1 的导通的增加。随着更多的IE,在发射极电阻器两端产生更大的电压。这又使得两个发射器的负值更小。Q1 的导通不受该电压的明显影响,因为它具有施加到其输入的外部信号。然而,Q2 直接受到其发射极的降低的负电压的影响。这使得Q2 的导通减少。通过Q2 的电流减少导致RL2两端的电压降较小,集电极电压沿正方向摆动。实际上,施加到Q1 的基极的输入信号减小了Q2 的 VE,这又增加了输出电压Vo2 的值。因此,输入信号通过公共连接的发射极电阻耦合到Q2。输入信号的负交替导致刚刚描述的动作的反转。例如,Q1 将导电性较差, Q2 将具有增加
11、的导电性。此操作会导致IC的减少。通过Q1 和 Vo1的值的增加摆动。Q2 的增加的导电引起Vo2的相应减小。两个输出信号相位相差180。实际上,输入的两个变化国出现在输出中。在差分模式下连接的差分放大器将产生反映整个输入信号的两个输出信号。当输入反转时,差分放大器基本上以相同的方式流动。在这种情况下,输入信号施加到Q2 的基极, Q1 的基极打开或悬空。Vo2 与输入异相, Vo1 同相。放大器的幅度或输出信号电平仍然基于两个输入之间的信号差。由于每次仅有一个信号施加到输入,放大器会看到非常大的差分输入,并产生相当大的输出电压。图 1.9 的差分放大器很少在当今的运算放大器中使用。通常,RE
12、的电阻需要相当大,以便具有良好的耦合和共模抑制能力。大的电阻值在IC构造中相当难以制造。然而, RE可以用晶体管代替。该晶体管及其相关组件被称为恒流源。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页,共 14 页 - - - - - - - - - 第三单元:二进制编号系统实际上,目前操作中的所有电子数字系统都是二进制类型。这种类型的系统具有2 作为其基数或基数。此系统可在特定位置表示的最大数字值为数字1。基本上,这意味着在二进制系统中只使用数字0 或 1。在电子方面,零值可
13、以表示为非常低的电压值或无电压。然后,数字1 可以由大于或大于零的某个电压值分配指示。使用该电压值分配的二进制系统被描述为具有正逻辑。负逻辑通过比较具有分配给零的电压和没有分配给数字1 的电压。在下面的讨论中,将仅使用正逻辑。二进制系统的两个操作状态,一个和零,可以被认为是自然的电路条件。当电路被关闭或没有施加电压时,它被认为处于关闭或0状态。因此,具有施加的电压或可操作的电路被认为处于1 状态或处于 1状态。因此,二进制数字可以是1 或 0.术语位通常用于描述此条件。位是二进制数字的缩写版本。由十进制或基数10 数字使用的编号的基本原则通常适用于二进制数。例如, 二进制系统的基数为2。 这意
14、味着只有数字0和 1 可以用于表示特定的地方值。在星形点左边的第一个位置,或者在这种情况下,二进制点,表示单元或1 的位置。位于二进制点左侧的位置指的是2 的幂。二进制点左边的数字s的一些数字值是 2 8,24 = 16,25 = 32,26 = 64,27 = 128 ,等等。 = 1,2 = 2,2 = 2 = 作为一般规则,当在讨论中使用不同的编号系统时,它们必须并入下标编号以标识正在使用的编号系统的基础。数字110.2 是这种类型的典型表达式。这将被描述为一个一零,而不是一百一十的十进制等效。数字 110.2 等于六到十进制数, 即 6.10。从二进制点的第一个数字开始,该数字将具有0
15、20 + 121 + 122 或 0 + 2.010 + 4.10 = 6.10的位置值。 将二进制数转换为等效十进制数的过程如图1.14 所示。二进制到十进制转换过程的简化版本如图1 所示。在这种转换方法中,先记下二进制数。从二进制点开始,指示指示1 的每个二进制位置位置的十进制等效功率 s-of-2 数。对于二进制数中的每个零,留空格或指示零。添加地点值分配并记录十进制等值。对多个二进制数执行此方法,直到您熟练掌握此转换过程。将十进制数转换为二进制等效值是通过用n 2 除的重复步骤来实现的。当商是偶数而没有余数时,记录0。当商具有余数时,记录1。将十进制数转换为二进制数所需的步骤如图1.1
16、5 所示。在这种情况下,转换过程是通过写下十进制数(3510)来实现的。将此数字除以系统的基数,或2。记录所示的商和余数。将步骤1 的商移动到步骤2,并重复该过程。除法过程继续,直到商变为零。二进制等价物是其最后到第一个放置顺序中的余数值。你可能想要对几个数字练习这个过程,以获得一定程度的熟练。当大数字由二进制数字表示时,它们变得有点笨拙,难以使用。为此,设计了二进制编码十进制计数法。在这种类型的系统中,使用四个二进制数字来表示每个十进制数字。为了说明这个过程,我们选择要转换为二进制编码十进制或BCD数的数字 392.10。在直二进制数s中, 392.10 = 101,001,001.2 为了
17、应用 BCD转换过程,首先将基数10 根据位置值划分为离散数字(参见图1.16) 。因此,数字392.10 等于数字 3-2-9。将每个数字转换为二进制将允许我们显示此数字为0011 -0010 -1001 .BCD。通过这个过程,只有12 个二进制数可以显示最多999.10 的小数,并且可以快速解释。当显示BCD数时,每组数之间的间距极为重要。由任何一组 BCD数字显示的最大数字是9.这意味着在该系统中根本不使用数字编码组的六位数字。由于这个原因,设计了八进制或基本8 和十六进制或基本 16 系统。数字系统仍然以二进制形式处理数字,但通常以BCD ,八进制或十六进制值显示它们。名师资料总结
18、- - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 14 页 - - - - - - - - - 第四单元:触发器触发器通常用于产生信号,波形,并实现除法。除了这些操作之外,触发器也可以用作存储器件。在该容量中,即使当输入被完全去除时,也可以保持输出状态。当发生适当的输入信号时,也可以改变其输出。图 1.22 的复位组或RS触发器是典型的数字系统控制装置。触发器的逻辑图,A NS符号和真值表如图所示。注意,该装置的真值表比简单逻辑门的真值表稍微复杂一些。例如,它必须在输入脉冲发生之前显示器
19、件的不同状态,然后显示输入到达后它如何变化。注意,两个操作条件产生不可预测的输出。在这种操作状态下,第一个到达脉冲只通过重合产生输出。在许多数字系统应用中,触发器必须相对于其它工作电路在特定时间被置位和清零。这种类型的操作可以通过与时钟脉冲一起操作触发器来实现。在这种情况下,必须存在适当的RS输入和时钟脉冲,以便引起状态变化。这种类型的装置称为RS触发式触发器或简称为RST触发器。RST触发器的真值表基本上与图1 的 RS触发器的真值表相同。它只会在时钟脉冲到达T 输入时启动状态变化。将双输入AND 门简单地添加到设置和复位输入以完成此操作。图1.23 显示了这个修改,相应的ANS逻辑符号和R
20、ST触发器的真值表。在数字系统中通常使用的另一个重要的触发器是JK触发器。此设备有点不寻常,因为它没有不可预测的输出状态。可以通过向J 输入施加 1 来设置 I t,并且可以通过向K输入提供 1 来清除 I t。同时施加到 J和 K 输入的 1 信号使输出改变状态或切换。在同一时间应用于两个输入a 0的 A 0不启动状态改变。JK触发器的输入由时钟脉冲应用直接控制。图 1.24 显示了 JK触发器的逻辑图,ANS符号和真值表。请注意,此设备没有不可预测的输出状态。基本JK触发器的几个版本或修改可用。这些包括具有预设和预清零输入的设备,其可以用于在精确的时刻建立顺序操作。触发器通常用作用于计数操
21、作,临时存储器和顺序切换操作的基本逻辑元件。数字系统中最通用和最重要的逻辑器件之一是计数器。作为一般规则,该设备可以用于对多个不同数字系统应用中的各种各样的对象进行计数。虽然这个装置可能被要求计数无限数量的物体,但它本质上只计数一件事,电子脉冲。这些脉冲可以通过时钟机构,机电地,光电地,声学地或通过多个其他过程电子地产生。然而,计数器的基本操作完全独立于脉冲发生器。数字计数器的常见应用用于以二进制形式计数数字信息。这种类型的设备简单地采用连接的多个触发器,使得第一设备的Q 输出驱动下一设备的触发器或时钟输入。因此,每个触发器具有除以2的功能。图 1.25 显示了 JK触发器连接以实现二进制计数
22、。图1.25(A)中的计数器通常称为二进制纹波计数器。该电路中的每个触发器具有保持在逻辑1 电平的 J和 K输入。施加到 FF1输入端的每个时钟脉冲将引起状态变化。触发器仅仅在时钟脉冲的负向部分上被调整。因此,FF1的输出将在每个脉冲的1 和 0 之间交替。对于每两个输入脉冲,在FF1的 Q 处将出现 1 个输出。这意味着每个触发器具有除以2 的功能。以这种方式连接的五个触发器将产生2 或 32 个计数。在这种情况下最大的计数是1111.2;即当每个 Q 输出为 1 时发生 31.1 0。下一个施加的脉冲清除计数器,使得0 出现在所有Q 输出。通过将三个触发器组合在一起图 1.25(B),可以
23、开发二进制编码八进制或BCO计数器的单位部分。因此,111.2 将用于表示八进制计数器的七个计数或七个单位。以这种方式连接的两组三个触发器将产生111-111.2 的最大计数,其表示77.8 或 63.10。通过将四个触发器放在一组中图 1.25(C),可以开发二进制编码的十六进制或BC H 计数器的单元部分。Thu 1111.2 将用于表示 F.16或 15.10。两组四个触发器可以用于产生1111-1111.2 的最大计数,其将表示FF.16或 225.10。每个后续组的四个触发器将用于将计数可能性提高到下一个16。包含四个互连的触发器的二进制计数器通常构建在一个IC芯片上。图1.26 显
24、示了 4 位二进制计数器的逻辑连接。当用作4 位计数器时, FFA现在将产生1111.2 或 15.10 的最大计数。通过从FFB断开 F FA ,并将时钟应用到F FB输入,我们有一个3位或 BCO计数器。触发器FFA至 FFD的输出分别标记为A,B,C和 D. 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页,共 14 页 - - - - - - - - - 第五单元:滤波电路对于许多应用,需要消除交流波纹的平滑直流输出电压。用于去除整流直流的交流变化的电路是滤波电路。整流
25、器的输出具有直流值和交流纹波值,如图1.30 所示。为了获得交流变化量的相对指数,整流器的输出波形的纹波因子可以由下式确定其中 r =纹波系数Vr(r m s)=交流分量的有效值Vdc =整流直流电压的平均值用于表示整流器输出中的交流变化量的另一个指数是波动的百分比。纹波百分比可以通过确定全波整流电压具有比半波整流电压更小的纹波年龄。当直流电源必须具有低量的纹波时,应使用全波整流器电路。电容滤波器简单的电容滤波器可用于平滑整流器输出的交流波纹。图1.31 显示了在 60 Hz ,单相全波桥式整流器的输出端添加电容器的结果。添加电容器后的输出波形如图 1.31(C)所示。理想的滤波直流电压将不具
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年自动化专业英语翻译部分 2022 自动化 专业 英语翻译 部分
限制150内