2022年通过正确的布局优化SARADC性能ADC归类 .pdf

《2022年通过正确的布局优化SARADC性能ADC归类 .pdf》由会员分享，可在线阅读，更多相关《2022年通过正确的布局优化SARADC性能ADC归类 .pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、通过正确的 PCB 布局优化 SAR ADC 性能作者： Matthias Taenzer TI 公司16 位或更高精度的 ADC 依靠一款精心的电路板设计来获得电源品质测量、多轴马达控制或纯工业数据采集应用的理想性能。除清洁的输入信号外， 参考信号和电源电压也会严重破坏转换结果。正确的去耦、 接地和信号调节有助于提高系统性能。由于 6 通道 ADS8556 具有复杂性、内部参考及高压输入，因此可以将其作为一个较好的例子。下列步骤将介绍避免非必要线性误差所需的各种方法，同时还将说明错误布局引起失真的一些情形。第一步：优化参考路径在高性能 ADC 应用中，参考输入是最为关键的信号路径。其必须在

2、1/2 转换时钟周期内达到 16 位精度。另外，该终端的噪声、失真和偏移量都会直接影响转换结果的质量。 ADS8556 具有一个内部参考源，其可向三个路径对中的每一个路径提供缓冲参考电压。internal referencesourceADCcoreRefC_ARefbufRefGNDchannel pair AChA1RefIOchannel pair Bchannel pair CChA0digitalcontrol&interfaceRefGNDCRef Ex tRefBufCRef Ex t图 1 ADS8556 的简化结构图作为备选方案，内部参考模块在失效时，可外部施加参考电压。在这

3、两种情况下都需要使用一个外部去耦电容，以在后续转换步骤期间为内部电容阵列再充电提供电荷。因此，的大小由内部负载电容的大小决定。假设一个转换周期期间的压降必须小于，则可使用计算外部去耦电容。表示内部 CDAC 总电容，为位数。refextCrefextCconvtLSB5.0totnrefextCC?+ )1(2totCn名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 6 页 - - - - - - - - - 要对压降进行补偿，参考缓冲器（内部或外部）需使用规定精度（例如

4、：LSB/4 或 LSB/8 ）为去耦电容再充电至提供电流。基于这些考虑因素，参考缓冲器必须满足下列带宽要求（假设refV1稳定）：convdBtf?=-2)2ln(3. 如果实施一个外部缓冲器来驱动参考电压，则不仅仅要考虑去耦电容，还应考虑到缓冲器输出到电容以及 ADC 参考输入的电阻。流经缓冲器和电容之间电阻的电流会形成一个码相关压降，其会导致严重的INL 误差。因此，该电阻两端的最大压降也必须要小于。可通过下列方程式估算得出来自缓冲器的最大电流，从而得出可以容许的电阻。LSB5.0maxmaxmax5.0ILSBRtVCIconvreftot?=就 ADS8556 而言，串联电阻应小于?

5、2.1，且ustconv2=、参考电压为 2.5V 。只要在 1/2 转换时钟周期内达到稳定的参考电压，则电容和参考输入之间的电阻就不会显得那么关键。与上述参考电压任何波动相关的系统灵敏度都要求一种精心的印刷电路板 (PCB) 布局。pFCtot40=在内部，人们将参考接地设计为“ 无电流 ” 。这种方法可确保一个稳定和清洁的接地电位，该电位没有电流尖峰带来的噪声，也没有导致增益误差的 dc 偏置电流引起的偏移。 ADS8556 的每个参考引脚都有其相关的参考接地引脚。为了获得最佳性能，必须将外部电容安放在这些同属引脚之间。参考电容的错误接地会导致意外的高 DNL 误差，如图 2 尖峰所示。图

6、 2 错误接地导致的 DNL 误差尖峰图（单位 LSB ）名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 6 页 - - - - - - - - - 除了这些接地问题以外， 参考路径的所有稳定误差会以图 3 所示线性误差的形式出现。在正负满量程范围，最高负载刚好达到基准，那么 DNL 误差表现为独特的喇叭状。就此而论，需考虑线迹的寄生电感。高质量的陶瓷电容拥有低电感和低 ESR 。将其尽可能地靠近引脚放置有助于保持更低的寄生效应。图 3 参考路径稳定问题导致的典型 DNL

7、 误差（单位 LSB ）PCB 设计应始终以参考路径布局和相应外部组件的放置开始。最重要的是尽可能将去耦电容放置在靠近专用参考引脚对及其相关参考接地引脚的地方。参考电压应视作这两个引脚之间的差分电压，因为这是 ADC 内部处理参考信号的方法。AAVia to ground ADS8556Texas InstrumentsAGNDAVDDRefIOAGNDAGND49RefC_AGNDRefC_BAGNDRefC_CGNDAVDDrefgndrefgndrefgndCrefplane图 4 ：参考去耦电容放置的示例布局。（连接地平面的过孔）在不考虑相应接地信号的情况下便对参考电压进行稳定处理会降

8、低 ADC 性能。在 PCB 布局中，接地信号应在连接到专用层以前首先连接至电容（请参见图 4）。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 6 页 - - - - - - - - - 这样，对接地的任何波形干扰都会影响参考输入以及用同样方式避免对器件参考电压产生影响的接地。因此，电源接地和参考接地应有一些将二者连接到接地层的单独过孔，它们虽然互相挨着但却并非直接靠在一起。另外，为了避免通道对之间的差异，参考连接的布线应相互匹配。若 PCB 在两面都有组件，并且参考电

9、容必须放置在相反板面上，则应将它们放置在直接由过孔将其连接的一些引脚下面。第二步：电压源的正确去耦和接地为了降低有噪数字部分对敏感模拟部分的影响，应将两者尽可能地隔离开。一种方法是在 PCB 上使用两个物理隔离的接地层。在多层 PCB 上，甚至可以考虑使用单独的接地层。所有 ADC 专用组件（去耦电容、输入信号驱动器电路、滤波器）都必须连接至模拟接地层，而数字电路的所有逻辑（DSP、缓冲器、总线驱动器）都必须严格地连接至数字接地层。ADS8556 的外引脚允许将这两个接地层完全地隔离，如图 5 所示。DB14/REFBUFENDB9/DOUT_BDB10/DOUT_CDB11DB12DB131

10、2345678DB7/CHAINENDB8/DOUT_ADB6/SCLKDB1/SEL_BDB2/SEL_CDB3/DCIN_CDB4/DCIN_BDB5/DCIN_A9111213141516BVDDBGNDADS85561718DB0/SEL_ABUSY1920CSRD2122CONVST_CCONVST_B2324CONVST_ASTBY2526AGND2728RANGEWRD/BYT2930HVSSHVDD3132AGNDRESETAVDDCH_C1AGNDAGNDCH_C0AVDDAVDD4847464544434241CH_B0CH_B1AGNDCH_A0AVDDAVDDCH_A1

11、AGND40383736353433AVDDAVDD6463DB156261HW/SWPAR/SER6059AVDDAGND5857REFC_CAGND5655REFC_B5453REFC_AAGND5251REFIOAVDD5049AGNDAGNDAGNDWR/REFENdigital ground planeanalog ground planevia to ground plane1039single connection point图 5 带隔离接地层的 PCB 设计。两个接地层须连接在一起以避免出现任何压差，压差会导致引起严重信号失真的非必要电流。应该会存在一个各层连接在一起的唯一点

12、，其可确保电流只沿预定义路径流动，而不会抄近路流经敏感模拟部分。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 6 页 - - - - - - - - - 我们应花费一些时间来选择正确的去耦电容。一般而言，我们使用一个小电容和大电容（例如： 100nF 和 10uF ）的组合，但是这种 “ 标准配置 ” 可能不一定适合于实际的系统要求。较差的电源去耦会使噪声和电源突波干扰耦合至输入信号中，从而极大地降低 ac 性能（ SNR 和 THD ）。应该考虑到电容的值并不是与频率

13、不存在任何关系。其在低频率时相对恒定，但由于寄生电感的存在该值在高频率下时会发生极大的变动。每个电容在某个频率（自谐振频率）时都会有最低的阻抗，从而提供最佳的非必要频率抑制。因 此 ， 无 法使 用一 个单 电容 实现 正确 的 多 频 率 去 耦 。 仅 在 低 频率 范围（100MHz ）使用陶瓷电容时，可使用一个等效单电容代替许多电容的组合。电容厂商可以利用其电容的诸多特性找到一款合适的解决方案。需确保去耦电容具有低电感和低等效串联电阻 (ESR) 。所有电源去耦电容都应尽可能地靠近相应引脚放置，但不能影响参考电容。图 6 描述了电源电容如何放置在 ADS8556 周围。在这种情况下，将

14、电容直接放置在相应引脚的下面。首先将这些电容通过过孔连接至引脚，然后通过一个单独的过孔连接至接地层。AVDDAVDDAGNDAGNDAVDDAVDD48AGNDvia to ground planetop sidebottom side图 6： 电源去耦电容放置的示例布局。（顶层，底层，连接地平面的过孔）第三步：提供清洁的输入信号ADC 的输入通常由一个运算放大器驱动，以确保采集时间内正确的稳定调节。如何选择一个适合的驱动运算放大器需要另外的单独讨论。就驱动能力、噪声和偏移性能而言， TI 的 OPA211 可达到确保高输入信号质量所必需的诸多要求。名师资料总结 - - -精品资料欢迎下载 -

15、 - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 6 页 - - - - - - - - - 噪声是影响 ADC 转换结果的主要因素之一。除 ADC 本身固有的内部噪声源以外，转换器还拾取了输入端出现的所有噪声。只将理想信号带宽传输到输入端也会降低有效噪声带宽。因此，在调节输入信号时，建议再实施一个一阶低通滤波器。第三个步骤是对 PCB 上驱动输入信号的组件进行布局。这些组件的布线不应影响到参考路径和电源去耦的位置。理想情况下，ADC 输入端 RC 滤波器的电容应被去耦至相关参考接地。信号路径中组件的选择会极大地影响施加于ADC 的输入信号的质量。 根据所选电容的质量， 总谐波失真可出现高达 20dB 的变化。建议使用 NP0 质量。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 6 页 - - - - - - - - -