2022年微机填空题题库-答案 .pdf

《2022年微机填空题题库-答案 .pdf》由会员分享，可在线阅读，更多相关《2022年微机填空题题库-答案 .pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、填空题第 1 章 微型计算机概述1.微型计算机中各部件是通过总 线构成一个整体的2._微处理器 _是微型计算机的核心。3.总线按照其规模、用途和应用场合可分为元件极总线、 板极总线和 通信总线。4.微型计算机由_CPU _ 、 存储器、 输入 /输出接口和系统总线组成。5.以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。6.微型计算机的主要性能指标有CPU 的位数、 _CPU 的主频 _、 内存容量和速度、_硬盘容量第 2 章 16 位和 32 位微处理器1.Intel 8086CPU是_ 16_位微处理器，有_ 16_根数据总线和_ _ 20_ _ 根地址总线，存

2、储器寻址的空间为_ 1MB _, 端口寻址空间为_ 64KB_。8088CPU有8根数据总线。2.输入 /输出端口有两种编址方法，既I/O 端口与存储单元统一编址和I/O 单独编址。前一种编址的主要优点是功能强和指令灵活。 后一种编址的主要优点是指令运行速度快和增强了程序的可读性。3.所谓最小模式，就是在系统中只有8086 一个微处理器。4.所谓最大模式是在系统中包含两个或多个微处理器。（主 8086,其他称协处理器）5.8086 工作在最大模式下，引脚MN/MX* 接低（高 / 低）电平。6.8086/8088CPU的数据线和地址线是以_ 分时复用 _方式轮流使用的。7.8086 中的 BI

3、U由_4_个_16_位段寄存器、 一个 _16_位指令指针、 _6_字节指令队列、_20_位地址加法器和控制电路组成。8.8086/8088 提供的能接受外中断请求信号的引脚是 INTR和NMI。两种请求信号的主要不同之处在于NMI引脚引入的中断不受中断允许标志位IF 的屏蔽。9.8086/8088 的存储器是分段的，因此存储单元的物理地址是由段地址和段 内偏移量组合而成的。10.对于 8086CPU，物理地址是由段基址和偏移地址两部分构成，若某存储单元的段基址为 2000H，偏移地址为1122H，则该存储单元的物理地址为21122H 。名师资料总结 - - -精品资料欢迎下载 - - - -

4、 - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 7 页 - - - - - - - - - 11.8086 的中断向量表位于内存的 0 3FFH_ 区域，它可以容纳_256_个中断向量，每一个向量占 _4_ 个字节。12.8086 微机系统中的一个中断向量占4 个存储单元，假定某中断对应的中断向量存放在0000:002C H ；那么该中断向量对应的中断类型号为_0B_H，若该向量对应的中断处理子程序放在0080：0402H开始的内存区域中，则按照地址由低到高的顺序写出其相应的存储单元的内容为_ 02H _ 、_ 04H _ 、

5、_ 80H _ 、_00H_。13.8086CPU中典型总线周期由_ 4_ 个时钟周期组成，其中T1 期间， CPU输出 _地址 _信息； 如有必要时， 可以在 _T3 和 T4_两个时钟周期之间插入1 个或多个TW等待周期。14.从编程结构看，8086CPU可分为两个独立的工作部件_执行部件 _和_ 总线接口部件15.8086 中， BIU 部件完成 _ 与存储器I/O 端口传送数据的_ _ 功能， EU部件完成 _ 执行指令 _功能。16.8086 中引脚 BHE信号有效的含义表示_ 数据线 D15D8 上的高 8 位数据有效 _。17.8086 正常的存储器读/ 写总线周期由 _4_个

6、T 状态组成， ALE信号在 _T1_状态内有效，其作用是_ 允许地址锁存器对地址进行锁存_。18.从产生中断的方法来分，中断可分为硬件中断和软件中断。19.在 8086 CPU中,NMI 中断被称为 _ 非屏蔽中断 _, 其中断类型号是_02H_。20.可屏蔽中断从CPU的_ INTR_ 引脚进入，只有当中断允许标志IF 为_1_ _ 时，该中断才能得到响应。21.8086 中地址 / 数据线分时复用，为保证总线周期内地址稳定，应配置_ 地址锁存器_ ，为提高总线驱动能力，应配置_ _ 总线收发器 _。22.上电复位时，若CPU的 CS=0FFFFH ， IP=0000H，则第一条指令从_

7、_FFFF0H_ _ 方取23.8086/8088CPU 复位后的系统启动地址为 FFFF0H 。24.当复位信号（RESET ）来到时， CPU便结束当前操作并对标志寄存器，IP，DS ，ES ，SS及指令队列 _ _ 清零 _，而将 CS设置为 _ FFFFH_ 。25.CPU在执行 OUT DX ， AL指令时， _DX_ 寄存器的内容送到地址总线上， _AL_寄存器的内容送到数据总线上。26.8086/8088 的中断响应了两个总线周期，从 _INTA_ 引脚输出了两个负脉冲。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - -

8、- 名师精心整理 - - - - - - - 第 2 页，共 7 页 - - - - - - - - - 27.CPU响应 8259A中断，在 _ TNTA_ 引脚上输出 _2_个负脉冲，在第_2_个负脉冲期间读入中断类型码。第 4 章 存储器1. 8086/8088CPU 允许的最大存储空间为1M ， 其地址编号从0 H 到FFFFF H。2. 存储器的扩展有_ 字扩展 _ 、_ 位扩展 _ 、字位同时扩展_ 三种方式。3. CPU访问存储器时， 实现片选信号的方法有全译码法、部分译码 _和 _ 线选法 _。4. 有地址重迭现象的译码方式为 _ 线选法 _和_ 部分译码法 _. 5. 根据用

9、途和特点分类可将存储器分为_ _ 内部存储器 _ 和外部存储器 _。6. 一般微型计算机的存储器系统主要由_CPU_ 、_主存 _ 、高速缓存，辅助存储器及管理这些存储器的硬件和软件组成。7. 某 RAM 芯片的存储容量是4K8位，该芯片引脚中有_12_根地址线， _8_根数据线。8. 构成 64K*8 的存储系统，需8K*1 的芯片 _64_片。9. 保证动态RAM 中的内容不消失，需要进行_ 刷新 _操作。10.在存储器的层次化结构中，存储器可以分为 Cache 、内存和辅存三级。11.在存储器的层次结构中, 越远离 CPU的存储器，其存取速度_ _越慢 _ _，存储容量 _越大 _，价格

10、 _ 越便宜 _。第 5 章 微型计算机和外设的数据传输1.CPU 和外设之间的数据传送方式有无条件方式、查询方式 _, _中断方式 _和_DMA 方式2.状态信息表示外设当前所处的工作状态， 例如 READY 表示输入设备已准备好信息， BUSY 表示输出设备是否能接收数据。3.控制信息是由CPU 发出的，用于控制外设接口工作方式以及外设的启动和停止的信息。4. 为保证信息正常传送，通常采用就绪和忙信号作为接口芯片占外围设备的联络信号，实现微处理器与外围设备交换信息。5. CPU与 I/O 接口间的信号一般包括数据信号，状态信号和控制信号三种类型。6. 能支持查询传送方式的接口电路中，至少应

11、该有数据端口和状态端口。7. 若要实现存储器与存储器、存储器与外设之间直接进行数据交换（不通过 CPU ）应采用的方法是 DMA方式。8.在中断方式下，当 _ 接口 _已经有数据要往CPU输入或者准备好接收数据时，接口会向CPU发一个 _ 中断请求 _信号；在DMA 方式下，外设要求传输数据时，接口会向_ DMA 控制器发 _DMA请求 _信号。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 7 页 - - - - - - - - - 第 6 章 串并行通信和接口技术1.

12、 串行通信可分为两种类型，即同步通信和_ 异步通信 _2. 串行异步接口在接收时是由接收移位寄存器将串行数据转换成并行数据。在发送时，是由发送移位寄存器将并行数据转换成串行数据。3. RS-232C 规定使用25 根插针的标准连接头；最高传输速率是20kbps 。4. InteL8255A 是一个并 行接口芯片5. 8251 芯片中设立了奇 /偶错、帧格式错和_ 溢出错 _ _三种出错标志6. 8255A 控制字的最高位D7=1 时，表示该控制字为方式控制字7. 8255A 的端口 C 按位置位复位控制字中的D0 位决定对端口C 的某一位置位或复位。8.8255A 的端口 A 的工作方式是由方

13、式控制字的D5和D6 位决定。9. 8255A 的端口 B 的工作方式由方式控制字的D2 位决定。10.RS-232C是应用于串行二进制交换的数据通信设备和数据终端设备之间的标准接口。11.Intel 8251A 工作在异步方式时，每个字符的数据位长度为58位，停止位的长度为1 位、 1.5 位或2 位。12.异步通信中相邻中两个字符之间间隔可以是任意长度，以便使它有能力处理定时的串行数据。13.8255 有 3 种工作方式 , 其中方式2 只允许 A 口使用。14.8255A内部包括两组控制电路，其中A组控制端 口A和端口C的高4位的工作方式 和读/写 操作，B组控制端 口B和端口C的低4位

14、的工作方 式和读/写操作。15.8255A 的 A 端口有3 种工作方式，它们分别是基本的输入/输出方式、选通的 输入/输 出方式和双向传输方 式。第 7 章 中断控制器1. 对于 8259A的中断请求寄存器IRR，当某一个IRI 端呈现高电平时，则表示该端口有中断请求。2. 8259A有两种中断触发方式边缘触发和电平触发。3. 一片 8259 A 能管理8 级中断，最多可以用9 片 8259A 来构成 64 级的主从式中断系统。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页

15、，共 7 页 - - - - - - - - - 4. 8259A 的 INT 是和 CPU 的INTR 端相连，用来向CPU发出中断请求；INTA 用来接收来自CPU 的中断应答的信号。5.8259A 由IRR 、PR 、ISR 组成，用来接收和处理从引脚 IR7IR0 进入的中断。6.对于 8259A 的中断请求寄存器IRR ，当某一个IRi 端呈现 _ _高电平 _时，则表示该端有中断请求。7. 8259A共有 _7_ 个可编程的寄存器，它们分别用于接受CPU送来的 _ 初始化 _ _命令字和_操作 _命令字。8. 设 8086 系统中采用单片8259A，其 8259A 的 ICW2=3

16、2H ，则对应IR5 的中断类型号为_35_H ，它的中断入口地址在中断向量表中的地址为 _D4_ H。9. 在特殊全嵌套方式下，8259 可响应 _ _ 同级 _ _ 中断请求。10.8259A 芯片包含 2 个端口地址， 它进行中断结束处理的方式有中断自动结束方式、 _ 一般的中断结束方式_ _ 、特殊的中断结束方式三种。11.多片 8259A级连时， 主片 8259A的 CAS2CAS0 应连至从片8259A 的_引脚；从片 8259A的 INT 应连至主片8259A 的_引脚；主片8259A的 INT 应连至 CPU的_引脚12.CPU响应中断后将 _ FR 标志 _寄存器入栈保存，然

17、后自动将 _IF_ 标志和 _TF_标志复位。若要实现中断嵌套，必须在中断服务子程序中执行一条_ STI _ 指令。13.8259 在初始化时，有两个命令字_ ICW1_、_ ICW2_必须设置。14.当一个级联的8259 系统中，一个中断处理程序结束时，要发出 _2_次中断结束命令。15.中断返回指令是_ IRET_ _，该指令将堆栈中保存的断点弹出后依次装入_ 指令指针_寄存器和 _ 代码段 _ _ 寄存器中，将堆栈中保存的标志装入_ 标志寄存器 _中。16.第 8 章 DMA控制器1.DMA 控制器可以像CPU 一样得到 _ 总线 _控制权， DMA 控制器中和某个接口的联系的部分称为_

18、 通道_。2.8086/8088 在最小方式下有关总线请求的信号引线是_HOLD_ 和_ _HLDA_ _ 。3.DMA控制器内部包含一个控制寄存器、一个状态寄存器、一个地址寄存器和一个字 节计数器。4.DREQ 是DMA 请求信号信号，DACK 是DMA 应答信号。5.DMA控制器可以像CPU 一样得到总线控制权， DMA 控制器中和某个接口的名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 7 页 - - - - - - - - - 联系的部分称为通道。6.为了使 DM

19、A 控制器正常工作，要对DMA 控制器进行初始化，初始化过程包含两方面：将数据传送缓冲区的起始地址和结束地址送到地址寄存器和将传输的字节数、字数、或双字数送到计数器。7.8237A 在 DMA 传输时，每传输1 个字节，当前字节计数器的值自动减1，当由 0减到 FFFF_ 时，产生计数结束信号EOP*。8.8237A 工作在主模块是，DB0DB7 输出的是地址寄存器中的高八位地址信号。9.8237A 有单字节传输、块传输、请求传输和级联传输工作模式。10.8327A 的优先级管理方式有固定优先级方式和循环优先级方式。11.8237A 有_4 个_DMA通道，可以由_5_片 8237A 构成两级

20、DMA系统，共 _ 16_DMA 通道。12.8237A 在进行内存到内存的传输时，固定使用通道_ _0_和通道 _ _1_. 13.DMA 写操作把数据从_ _I/O 接口 _传到 _ _内存 _。DMA 读操作把数据从_存储器 _传到 _ I/O 接口 _。第 9 章 定时器1.8253-5 内部有三个结构完全相同的计数器。2.当计数 /定时器 8253 工作在方式0 时，控制信号 GATE 变为低电平后， 对计数器的影响是计数停止。3.计数 /定时器的门控信号是由外部设备送来的，作为对时钟的控制信号。4.计数 /定时器信号OUT 输出高电平信号时，表明计数执行单元计数值减1，已等于0 。

21、5.定时器计数器输出信号输出高电平信号时，表明计数单元计数值减，已等于0 。6.计数 /定时器 8253 内部计数器的执行部件，实际上是16 位减法计数器， 他的初始值是由程序提供。7.要使 8253 定时 /计数器的OUT 输出 100HZ 的方波，计数频率为100KHZ ，则计数的初值应为1000 。8.8253 在进行计数时，实际上是对输出信号线上的信号进行计数。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 7 页 - - - - - - - - - 9.假设 8

22、253 的 CLK0 接 1.5MHz 的时钟，欲使OUT0 产生频率为300KHz 的方波信号，则 8253 的计数值应为5 ，应选用的工作方式是模式 3 。10.一个 8253 芯片占用了4 个端口地址，其中包含了3 个独立的计数 /定时器，每个计数 /定时器均为16 位。11.当 8253 的可编程定时/计数器工作在方式0，在初始化编程时，一旦写入控制字之后，OUT 端为低电 平。12.8253 芯片可采用硬件启动的方式是模式1/2/3/5 。13.在 8253 的六种工作方式中，输出周期性信号的是模式1/2/3 。14.在 8253 的六种工作方式中，由GATE 的上升沿启动计数的是模

23、式1/2/3/5 。15.在对 8253 的某个计数器的计数值进行读出之前，需要进行锁存。16.设 8253 芯片中某一计数器的口地址为40H，控制口地址为43H，计数频率为2MHz ，当计数器为0时， 产生中断信号。 试计算，序列程序所决定的中断周期是32.767 ms。MOV AL,00110110B OUT 43H,AL MOV AL,OFFH OUT 40H,AL OUT 40H,AL 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 7 页 - - - - - - - - -