实验五 EWB仿真软件的设计实验——数字电路实验.ppt

《实验五 EWB仿真软件的设计实验——数字电路实验.ppt》由会员分享，可在线阅读，更多相关《实验五 EWB仿真软件的设计实验——数字电路实验.ppt（28页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验五EWB仿真软件的设计实验数字电路实验,一、实验目的,1）熟悉MultiSIM软件仿真数字电路的常用数字器件库及元件调用。2）熟悉MultiSIM软件中测试数字电路常用虚拟仪器。3）了解软件仿真数字电路的创建与测试。4）了解软件仿真设计组合逻辑集成电路的一般方法、步骤以及检测方法。,实验学时：4学时,教师：王一如,二、实验基础知识,（一）常用数字器件库及元件调用,（二）测试数字电路常用虚拟仪器,（1）字信号发生器：用于产生数字信号（最多32位），作为数字信号源（2）逻辑分析仪：用于同步记录和显示16位数字信号，可用于对数字信号的高速采集和时序分析（3）逻辑转换仪：实现数字电路各种表示方法的

2、相互转换、逻辑函数化简，实际数字仪器中无逻辑转换仪设备（4）频率计：测量频率、周期、脉宽、上升和下降时间,二、实验基础知识,（二）测试数字电路常用虚拟仪器,（1）字信号发生器（WordGenerator）用于产生数字信号（最多32位），作为数字信号源,字信号编辑区,高16位,低16位,数据准备端,触发端,字信号编辑区：按顺序显示待输出的数字信号，可直接编辑修改Controls选择区域：数字信号输出控制Cycle：从起始地址开始循环输出，数量由Settings对话框设定Burst：输出从起始地址开始至终了地址的全部数字信号Step：单步输出数字信号Set按钮：设置数字信号类型和数量Display

3、选择：十六进制、十进制、二进制、ASCII码Trigger选择：内触发、外触发、上升沿、下降沿Frequency：输出数字信号的频率,Set：设置数字信号类型和数量Pre-setPatterns:不改变字信号编辑区的数字信号载入数字信号文件*.dp存储数字信号将字信号编辑区的数字信号清零数字信号从初始地址至终了地址输出数字信号从终了地址至初始地址输出数字信号按右移方式输出数字信号按左移方式输出,数字信号的数量,InitialPattern:设置数字信号初始值，只在ShiftRight、ShiftLeft选项起作用。,（2）逻辑分析仪（LogicAnalyzer）用于同步记录和显示16位数字信号

4、，可用于对数字信号的高速采集和时序分析,接输入信号,触发控制端时钟控制端接外部时钟,操作界面：左侧16个小圆圈代表16个输入端，若接有被测信号，则出现黑圆点左侧第1区:Stop:停止仿真Reset：复位并清除显示波形Reverse：改变屏幕背景颜色左侧第2区:T1、T2：读书指针1和2离开扫描线零点的时间T2-T1：两读书指针之间的时间差,Clock/Div:显示屏上每个水平刻度现实的时钟脉冲数Set按钮:设置时钟脉冲,单击Set，弹出Clocksetup,ClockSource：选择外/内时钟ClockRate：时钟频率SamplingSetting：取样方式Pre-triggerSampl

5、es：前沿触发取样数Post-triggerSamples：后沿触发取样数ThresholdVolt.：阈值电压,Trigger区：设置触发方式，单击Set按钮,TriggerClockEdge：触发方式Positive上升沿、Negative下降沿、Both升降沿触发TriggerQualifier：触发限定字（0、1、x(0、1皆可)）TriggerPatterns：触发样本，可设置样本A、B、CTriggerCombinations：选择组合的触发样本,（3）逻辑转换仪（LogicConverter）实现数字电路各种表示方法的相互转换、逻辑函数化简，实际数字仪器中无逻辑转换仪设备。,数字

6、电路输入,数字电路输出,逻辑转换仪,图10-45逻辑转换仪界面,输入变量,逻辑函数化简过程公式法,逻辑变量输入端,A+C+D,化简,在此“”表示逻辑非,逻辑函数化简过程逻辑图函数式,分别将逻辑图中输入输出接在逻辑转换仪上；,集成组合逻辑器件也可以用逻辑转换仪得到函数表达式,真值表函数表达式,组合逻辑电路的分析与设计,已知函数表达式，逻辑转换仪可以直接给出逻辑图,（一）数字电路创建与测试,三、实验内容及步骤,字信号发生器XWG1设置为循环输出三位二进制代码000111。,运行，可见74LS138输入代码为0、1、2、7时，输出端依次输出低电平,单击运行按钮，双击逻辑分析仪，测量结果如图所示。,（

7、一）数字电路创建与测试,创建：,测试：,函数信号发生器设定时钟脉冲信号为：,创建：,单击运行按钮，可见整个电路运行后译码显示为0、1、2、9循环显示且进位端。，测量结果如图所示。,（显示“0”时截图一张，显示“9”时截图一张，并在图下标明情况。）,图5-？计数译码电路仿真测试显示“9”时电路图,（频率计、示波器测量结果各截图一张，图？图，并用语言简单描述测量结果情况。）,测试：,表决电路设计与测试,1.设计要求,设计一个四人用表决电路，其中A有两票权重，B、C、D三人都是一票权重，要求当多数票同意时电路发出通过信号。,设计电路使用的芯片为：三3输入与非门74LS10、四2输入与门74LS08、

8、四2输入与非门74LS00各1片。,（二）组合逻辑电路的分析与设计练习,2.实验步骤,（1）根据要求选择相应的器件设计电路（2）根据设计要求运用EWB仿真软件设计好原理图并模拟仿真（仿真结果截2-3图）（3）用“逻辑转换仪”接如电路测试整个电路的逻辑化简公式的结果是否正确（测试结果截1图）（4）根据自己的实验过程，书写详细的实验报告包括：根据题目的状态假设；真值表、卡诺图化简得逻辑函数式（或由仿真软件获取需截图说明）；根据逻辑函数式说明连接线路的思路；画出仿真电路图；运行仿真截图说明；用逻辑转换仪检测电路并截图；总结。,设计原理（参考）,（1）A、B、C、D各用一个开关表示，每个开关代表一个表决按钮，高电平代表同意，反之不同意。（2）输出Y表示通过与否，其中通过则逻辑灯亮，反之灯灭。（3）按设计要求，表决器的真值表如下表所示：,设计原理图（参考）,本参考图中缺少74LS08芯片的连接，仅供参考。,18页开始至结束中：三、（一）的报告按照具体页面内的要求添加内容完成；三、（二）组合逻辑电路的分析与设计练习的报告按照实验步骤中的具体要求书写。,实验报告要求,实验学时：4学时,PPT1-3页写到报告册中,