第三章-组合逻辑电路ppt课件.ppt

《第三章-组合逻辑电路ppt课件.ppt》由会员分享，可在线阅读，更多相关《第三章-组合逻辑电路ppt课件.ppt（85页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物Chapter 3 Combinational Logic Circuit概述概述若干常用中规模组合逻辑电路若干常用中规模组合逻辑电路组合逻辑电路中的竞争组合逻辑电路中的竞争- -冒险现象冒险现象第三章第三章 组合逻辑电路组合逻辑电路数字电子技术数字电子技术组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物概述概述3.1

2、 3.1 概述概述数字电子技术数字电子技术 根据逻辑功能的不同，可把数字电路分为根据逻辑功能的不同，可把数字电路分为组合逻组合逻辑电路辑电路（Combinational Logic Circuit）和）和 时序逻辑电时序逻辑电路路（Sequential Logic Circuit）两大类。）两大类。 一、组合逻辑电路的特点一、组合逻辑电路的特点 功能上功能上：任意时刻的输出仅仅取决于该时刻的输任意时刻的输出仅仅取决于该时刻的输入入，而与电路原来的状态无关，即无记忆功能。，而与电路原来的状态无关，即无记忆功能。 电路结构上电路结构上：只由逻辑门组成只由逻辑门组成，不包含记忆元件不包含记忆元件，输

3、出和输入之间输出和输入之间无反馈无反馈。 二、逻辑功能的描述方式二、逻辑功能的描述方式 逻辑函数表达式逻辑函数表达式我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.1 3.1 概述概述数字电子技术数字电子技术 由框图可知，输入与输出之间的逻辑关系可用一由框图可知，输入与输出之间的逻辑关系可用一组逻辑函数表示：组逻辑函数表示：)(),(),(212111AFYaaafyaaafynmmn即图图3.1.1 3.1.1 组合逻辑电路的框图组合逻辑电路的框图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在

4、这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.1 3.1 概述概述数字电子技术数字电子技术 逻辑电路图逻辑电路图 真值表真值表 卡诺图卡诺图 波形图波形图 语言描述语言描述组合逻辑电路的其它描述方式组合逻辑电路的其它描述方式 我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术分析和设计是一对逆过程。分析和设计是一对逆过程

5、。3.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法 所谓所谓“分析分析”，即根据逻辑电路找出电路的，即根据逻辑电路找出电路的逻辑功能。逻辑功能。 分析的分析的目的目的：求出逻辑功能或证明给定的逻：求出逻辑功能或证明给定的逻辑功能正确与否。辑功能正确与否。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术一、分析步骤：一、分析步骤： （1）分别用符号标注各级门的输出端。）分别用符号标注各级门的输出端。 （2）

6、从输入端到输出端逐级写出输出变量对输入）从输入端到输出端逐级写出输出变量对输入变量的逻辑表达式，最后得到输入变量表示的输出函变量的逻辑表达式，最后得到输入变量表示的输出函数表达式。数表达式。需要时需要时用卡诺图或公式化简法化简逻辑函用卡诺图或公式化简法化简逻辑函数成最简形式。数成最简形式。 （3）列）列真值表真值表。 （4）根据真值表或函数表达式确定电路的逻辑功）根据真值表或函数表达式确定电路的逻辑功能。能。有时功能难以用简练的语言描述，此时列真值表有时功能难以用简练的语言描述，此时列真值表即可。即可。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉

7、快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术 二、分析举例二、分析举例 【例例1 1】分析图分析图3.2.13.2.1所示电路的逻辑功能。所示电路的逻辑功能。图图3.2.1 3.2.1 【例【例1 1】逻辑电路图】逻辑电路图表表3 32 21 1 【例【例1 1】真值表】真值表我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电

8、子技术3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法 所谓所谓“设计设计”：即根据给出的实际逻辑问题，求出实：即根据给出的实际逻辑问题，求出实现这个逻辑功能的最简逻辑电路。现这个逻辑功能的最简逻辑电路。 所谓所谓“最简最简”：是指所用：是指所用器件最少器件最少，器件，器件种类最少种类最少，而且器件之间的而且器件之间的连线也最少连线也最少。 （1）进行逻辑抽象）进行逻辑抽象 分析事件的因果关系，确定输入和输出变量；分析事件的因果关系，确定输入和输出变量； 定义逻辑状态的含意；定义逻辑状态的含意； 根据因果关系列出真值表；根据因果关系列出真值表；一、设计步骤一、设计步骤我吓了一跳，蝎子是

9、多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术【例【例2 2】三人裁判举重比赛，一个主裁判，两个副裁判。认为杠三人裁判举重比赛，一个主裁判，两个副裁判。认为杠铃举上时，各裁判按自己前面的电键（为铃举上时，各裁判按自己前面的电键（为1 1），否则不按（为），否则不按（为0 0）；裁判结果用红绿灯表示，红绿灯均亮（为）；裁判结果用红绿灯表示，红绿灯均亮（为1 1）表示）表示“完全完全举上举上”，只红灯亮表示，只红灯亮表示“需研究录像

10、决定需研究录像决定”，其余为未举上。，其余为未举上。 （1 1）三个裁判均按下自己的电键，红绿灯全亮；）三个裁判均按下自己的电键，红绿灯全亮； （2 2）两个裁判（其中一个为主裁判）按下自己的电键，红绿灯全亮；）两个裁判（其中一个为主裁判）按下自己的电键，红绿灯全亮； （3 3）两个副裁判或一个主裁判按下自己的电键，只红灯亮；）两个副裁判或一个主裁判按下自己的电键，只红灯亮； （4 4）其余情况红绿灯全灭。）其余情况红绿灯全灭。 试用两级与或电路实现满足上述四种要求的逻辑控制电路。试用两级与或电路实现满足上述四种要求的逻辑控制电路。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个

11、美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术 （2）根据真值表求出最简逻辑表达式；）根据真值表求出最简逻辑表达式； （3）选定器件的类型）选定器件的类型：SSI、MSI或或PLD等；等； （4）根据器件类型将逻辑函数根据器件类型将逻辑函数化简或变换成适化简或变换成适当的形式。当的形式。 （5）根据根据(4)得出的函数式得出的函数式画出逻辑电路图画出逻辑电路图。图图3.2.23.2.2【例【例2 2】举重裁判电路逻辑图】举重裁判电路逻辑图我吓了一跳，蝎子是多么丑恶和恐怖的

12、东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物3.2 3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法数字电子技术数字电子技术二、完整设计举例二、完整设计举例【例【例3 3】试用与非门设计一个将试用与非门设计一个将8421-BCD8421-BCD码转换为余码转换为余3 3码的码的码制转换电路（码制转换电路（9999级国教考题）。级国教考题）。Y Y3 3B B1 1B B0 0B B3 3B B2 2000001011111 10100000010111111010B B1 1B B0 0000001011111 1010

13、0000010111111010B B1 1B B0 0000001011111 10100000010111111010B B1 1B B0 0000001011111 10100000010111111010B B3 3B B2 2B B3 3B B2 2B B3 3B B2 21 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 1Y Y2 2Y Y1 1Y Y0 0我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物若干常用中规模组合逻辑电

14、路若干常用中规模组合逻辑电路3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路数字电子技术数字电子技术3.3.1 编码器（编码器（EncoderEncoder） “编码编码”：即为了区分一系列不同的事物，将其：即为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示。中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平编码器的逻辑功能：把输入的每一个高、低电平信号变成一个对应的二进制代码。信号变成一个对应的二进制代码。 目前，一些常用的逻辑电路已经制成了中、小规目前，一些常用的逻辑电路已经制成了中、小规模集成化电路产品。模集成化电路产品。我吓了一

15、跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路一、普通编码器（一、普通编码器（Common EncoderCommon Encoder） 特点：特点：任何时刻只允许输入一个编码信号任何时刻只允许输入一个编码信号，否则将，否则将发生混乱。发生混乱。 3位二进制普通编码器示例：位二进制普通编码器示例：图图3.3.1 33.3.1 3位二进制普通编码器框图位二进制普通编码器框图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放

16、在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路表表3-3-1 33-3-1 3位二进制普通编码器真值表位二进制普通编码器真值表我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路由于普通编码器在任何时刻由于普通编码器在任何时刻 当中仅有一个当中仅有一个取值为取值为1，即只有真值表中所列的，即只

17、有真值表中所列的8种状态，而且它种状态，而且它的（的（ ）种状态均为）种状态均为约束项约束项。因此，由真值表。因此，由真值表可得到逻辑式：可得到逻辑式：70 II828753107632176542IIIIYIIIIYIIIIY思考思考1：如何用与非门实现如何用与非门实现8421-BCD码普通编码器？码普通编码器？753107632176542IIIIYIIIIYIIIIY或门实现或门实现与非门实现与非门实现我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规

18、模若干常用中规模组合逻辑电路组合逻辑电路二、优先编码器（二、优先编码器（Priority EncoderPriority Encoder） 特点特点：允许同时输入两个以上编码信号允许同时输入两个以上编码信号。不过在设计。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，当几个输入信号同时出现时，只对其中优先权最高的一个只对其中优先权最高的一个进行编码进行编码。 下面以下面以8线线-3线优先编码器线优先编码器74LS148为例分析优先编码为例分析优先编码器的工作原理。器的工作原理。74LS148框图（俯视图）如

19、下：框图（俯视图）如下：图图3.3.2 74LS1483.3.2 74LS148的俯视图的俯视图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路图图3.3.3 74LS1483.3.3 74LS148的的逻辑图逻辑图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模

20、组合逻辑电路组合逻辑电路国产半导体集成电路型号命名法国产半导体集成电路型号命名法C C T T 74LS148 74LS148 E E D D 符合中国标准符合中国标准器件系列及品种代号器件系列及品种代号工作温度范围工作温度范围封装形式封装形式器件类型器件类型T:TTLH:HTLE:ECLC:CMOSM:MemoryE:-4085CC:070CR: -5585CM: -55125CD:陶瓷直插陶瓷直插P:塑料直插塑料直插W:陶瓷扁平陶瓷扁平B:塑料扁平塑料扁平T:金属圆形金属圆形我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：

21、表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路表表3-3-2 74LS1483-3-2 74LS148功能表功能表我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路由逻辑图和功能表可知：由逻辑图和功能表可知：S（1） 为为选通输入端选通输入端，只有在，只有在 （即（即S=1时）时）编码器才能正常工作；而在编码器才能正常工作；而在 （即（即S=0时）时）所

22、有的输出端均被封锁在高电平。且此时，输出所有的输出端均被封锁在高电平。且此时，输出0S1SSIIIIIIIIIIYSIIIIIIIIYSIIIIY)()()(7656436421076543542176542（由功能表第一行体现）（由功能表第一行体现）。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路（2） 为为选通输出端选通输出端，其表达式为：，其表达式为：SYSIIIIIIIIYS76543210 此式表明：只有

23、当所有的编码输入端均为高此式表明：只有当所有的编码输入端均为高电平（即没有编码输入），且电平（即没有编码输入），且S=1（ ）时，时， 才为低电平。才为低电平。 为低电平表示为低电平表示“电路工电路工作，但无编码输入作，但无编码输入”。（功能表第二行所示）（功能表第二行所示）。0SSYSY我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路（3） 为为扩展端扩展端，用于扩展编码功能，其表达，用于扩展编码功能，其表达式为：

24、式为： 此式表明：只要任何一个编码输入端有低电此式表明：只要任何一个编码输入端有低电平信号输入（即有编码信号），且平信号输入（即有编码信号），且S=1（即（即 ），）， 即为低电平。所以，即为低电平。所以， 低电平输低电平输出信号表示出信号表示“电路工作，且有编码输入电路工作，且有编码输入”。（功能表第（功能表第310行所示）行所示）。0SSIIIIIIIIYEX)(76543210EXYEXYEXY我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常

25、用中规模组合逻辑电路组合逻辑电路（4）在）在 ，且有编码输入的工作状态下，允，且有编码输入的工作状态下，允许许 当中同时有几个输入端低电平，且其当中同时有几个输入端低电平，且其中中 优先权最高，优先权最高， 优先权最低。优先权最低。0S70 II7I0I【例【例1 1】试用两片试用两片74LS14874LS148接成接成1616线线-4-4线优先编码器，将线优先编码器，将 1616个低电平输入信号个低电平输入信号 编为编为000000001111 1111 1616个个4 4位二进制代码，其中位二进制代码，其中 的优先权最高，的优先权最高， 的优的优先权最低。先权最低。150 AA15A0A接

26、成的电路图如图接成的电路图如图3.3.43.3.4所示：所示：我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路思考思考2：如何用一片如何用一片74LS148实现实现8421-BCD码优先编码器？码优先编码器？图图3.3.4 3.3.4 用两片用两片74LS14874LS148接成的接成的1616线线4 4线优先编码器逻辑图线优先编码器逻辑图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？

27、但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路3.3.2 译码器（译码器（DecoderDecoder） 逻辑功能：将每个输入的二进制代码对应的输出为逻辑功能：将每个输入的二进制代码对应的输出为高、高、低电平信号低电平信号。 译码是编码的反操作。译码是编码的反操作。 常用的译码器有常用的译码器有二进制译码器二进制译码器（binary decoder）、）、二二十进制译码器十进制译码器（binary-coded decimal decoder）、）、显显示译码器示译码器（display dec

28、oder）等。）等。 一、二进制译码器（最小项译码器）一、二进制译码器（最小项译码器） 输入：一组二进制代码输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。输出：一组与输入代码一一对应的高、低电平信号。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路例：例：3位二进制（位二进制（3线线8线）译码器框图如下所示：线）译码器框图如下所示： 二进制译码器可采用二极管与门阵列或三极管集二进制译码器可采用二

29、极管与门阵列或三极管集成门电路等构成。成门电路等构成。图图3.3.5 3线线8线译码器框图线译码器框图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路（1）二极管与门阵列译码器电路）二极管与门阵列译码器电路图图3.3.6 3.3.6 二极管与二极管与门阵列构成的门阵列构成的3 3位二位二进制译码器电路图进制译码器电路图1(3V)1(3V)0(0V)+5V我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美

30、丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路用二极管与门阵列构成的译码器：用二极管与门阵列构成的译码器：（2）三极管集成门译码器电路）三极管集成门译码器电路 中规模（中规模（MSI）集成电路通常采用三极管集成门）集成电路通常采用三极管集成门（如（如TTL）电路。）电路。 下面以下面以74LS138 3线线8线译码器为例来分析译码线译码器为例来分析译码器的工作原理：器的工作原理：优点优点：结构简单结构简单缺点缺点： 1、电路的输入电阻较低而输出电阻较高；、电路的输入电阻较低而输

31、出电阻较高； 2、输出的高、低电平信号发生偏移（、输出的高、低电平信号发生偏移（0.7V）。）。 因此，二极管门阵列译码器通常用于大规模因此，二极管门阵列译码器通常用于大规模（LSI）集成电路中。）集成电路中。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路图图3.3.7 74LS1383.3.7 74LS138框图及实物图框图及实物图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是

32、我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路表表3-3-3 74LS1383-3-3 74LS138功能表功能表我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物&1111111& 61G 42G A 52G B 01A 12 A 23 A 015Y 114Y 213Y 411Y 510Y 69Y 77Y 312Y3-8译码器译码器74xx138内部逻辑图内部逻辑图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什

33、么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路74LS138框图及其各输出函数表达式如下：框图及其各输出函数表达式如下：最小项译码器最小项译码器我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 二、二十进制译码器二、二十进制译码器 逻辑功能：将输入的逻辑功能：将输入的BCD码的码的

34、10个代码译成个代码译成10个个高、低电平输出信号。它属于码制变换译码器中的一高、低电平输出信号。它属于码制变换译码器中的一种。种。 4线线10线译码器线译码器74LS42是二十进制译码器的是二十进制译码器的一个典型例子，它将所输入的一个典型例子，它将所输入的8421BCD码二进制代码二进制代码译成十进制代码码译成十进制代码09。 74LS42的功能表（真值表）如下所示：的功能表（真值表）如下所示：我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用

35、中规模组合逻辑电路组合逻辑电路表表3-3-4 74LS423-3-4 74LS42功能表功能表我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路图图3.3.8 74LS423.3.8 74LS42逻辑电路图逻辑电路图01239012380123701236012350123401233012320123101230AAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAYAAAAY74L

36、S42逻辑电路图及各输出表达式如下所示：逻辑电路图及各输出表达式如下所示：思考：如何实现思考：如何实现5421、2421、余、余3码等码等BCD码的译码转换？码的译码转换？我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 三、显示译码器三、显示译码器 逻辑功能：将数字（逻辑功能：将数字（09）、文字、符号（）、文字、符号（AF)等的二等的二进制代码翻译并显示出来的电路叫显示译码器。它包括进制代码翻译并显示出来的电路叫

37、显示译码器。它包括译码译码驱动电路驱动电路和和数码显示器数码显示器两部分。两部分。 按发光物质分，数码显示器可以分为以下四种类型：按发光物质分，数码显示器可以分为以下四种类型： 1）半导体显示器，亦称发光二极管（）半导体显示器，亦称发光二极管（LED）显示器；）显示器； 2）荧光数字显示器，如荧光数码管、场效发光数字板等；）荧光数字显示器，如荧光数码管、场效发光数字板等； 3）液晶数字显示器，如液晶显示器（）液晶数字显示器，如液晶显示器（LCD)、电泳显示、电泳显示器等；器等； 4）气体放电显示器，如辉光数码管、等离子显示板等。）气体放电显示器，如辉光数码管、等离子显示板等。我吓了一跳，蝎子是

38、多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路数码显示实物图数码显示实物图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电

39、路半导体数码管（八段）外形图及等效电路半导体数码管（八段）外形图及等效电路缺点缺点: 工作电流较大，每一段工作电流在工作电流较大，每一段工作电流在10mA左右。左右。优点优点: 工作电压低、体积小、寿命长、可靠性高，响应时工作电压低、体积小、寿命长、可靠性高，响应时 间短（间短（ ），亮度较高。），亮度较高。s1 . 0我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路LEDLED的驱动电路的驱动电路 既可以用半导体三

40、极管驱动，也可以用既可以用半导体三极管驱动，也可以用TTL与非门驱动。与非门驱动。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术数字电子技术3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路有机化合物液晶显示器结构及工作原理（动态散射效应）有机化合物液晶显示器结构及工作原理（动态散射效应）缺点缺点: 亮度很差，响应速度较低（亮度很差，响应速度较低（10200ms）。）。优点优点: 功耗极小功耗极小 ，工作电压很低（，工作电压很低（B（即（即A=1,B=0），则），则 ，所以可

41、用，所以可用 作为作为AB的输出信号的输出信号 。 同理可用同理可用 作为作为AB的输出信号的输出信号 。 同理可用同理可用A B 作为作为A=B的输出信号的输出信号 。 于是，于是，1位数值比较器的电路图可如下设计：位数值比较器的电路图可如下设计：1BABA)(BAYBA)(BAY)(BAY图图3.3.23 13.3.23 1位数值比较器逻辑图位数值比较器逻辑图我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电

42、路二、多位数值二、多位数值比较器比较器 在比较两在比较两个多位数的大个多位数的大小时，必须自小时，必须自高而低的逐位高而低的逐位比较，而且只比较，而且只有在高位相等有在高位相等时，才需比较时，才需比较较低位。较低位。 下图示出下图示出了了4位比较器位比较器CC14585的逻辑的逻辑图。图。)(BAY)(BAY我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 在比较两个在比较两个4位以上的二进制数时，应将两片以

43、上位以上的二进制数时，应将两片以上的的CC14585级联，组合成位数更多的比较电路。级联，组合成位数更多的比较电路。 例：例：试用两片试用两片CC14585组成一个组成一个8位比较器。位比较器。图图3.3.25 3.3.25 将两片将两片CC14585CC14585接成接成8 8位数值比较器位数值比较器我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 两个二进制数之间的算术运算无论是加、减、乘、除，两个二进制

44、数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化为若干步加法运算加移位进行的。目前在数字计算机中都是化为若干步加法运算加移位进行的。因此，加法器是构成算术运算器的基本单元。因此，加法器是构成算术运算器的基本单元。 一、一、1 1位加法器位加法器 1、半加器（、半加器（Half Adder） 若若不考虑不考虑有来自低位的进位将两个有来自低位的进位将两个1位二进制数相加，位二进制数相加，称为半加。实现半加运算的电路叫做半加器。称为半加。实现半加运算的电路叫做半加器。 半加器的真值表、逻辑表达式、电路图和惯用符号如下半加器的真值表、逻辑表达式、电路图和惯用符号如下所示：所示：3.3.6

45、 加法器（加法器（ AdderAdder ）我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路表表3-3-9 3-3-9 半加器的真值表半加器的真值表图图3.3.26 3.3.26 半加器的电路图和惯用逻辑符号半加器的电路图和惯用逻辑符号半加器的逻辑表达式半加器的逻辑表达式ABCOBABABAS输入输入输出输出A BS CO0 00 00 11 01 01 01 10 1我吓了一跳，蝎子是多么丑恶和恐怖的东西，

46、为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 2、全加器（、全加器（Full Adder） 将两个多位二进制数相加时，除了最低位以外，每一位都应将两个多位二进制数相加时，除了最低位以外，每一位都应考虑考虑来来自低位的进位，即将两个对应的加数和来自低位的进位自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这个数相加。这种运算称为全加，所用电路称为全加器。种运算称为全加，所用电路称为全加器。 1位全加器的真值表、逻辑表达式、电路图和惯用

47、符号如下所示：位全加器的真值表、逻辑表达式、电路图和惯用符号如下所示：表表3-3-10 3-3-10 全加器的真值表全加器的真值表全加器的逻辑表达式全加器的逻辑表达式CIACIBBACOCIABCIBACIBACIBAS)(BACIABCOCIBAS或输入输入输出输出CI A B S CO0 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3

48、 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路图图3.3.27 3.3.27 全加器的电路图和惯用逻辑符号全加器的电路图和惯用逻辑符号我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路二、多位加法器二、多位加法器 1、串行进位加法器、串行进位加法器 原理：依次将低位全加器的进位输出端原理：依次将低位全加器的进位输出端CO接到高接到高位全加器的进位输入端位全加器的进位输入端CI即可构成多位串行加法器。即可

49、构成多位串行加法器。 例：例：4位串行进位加法器电路如下：位串行进位加法器电路如下：图图3.3.28 43.3.28 4位串行加法器电路位串行加法器电路应用举例：多人表决电路。应用举例：多人表决电路。我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物数字电子技术基础数字电子技术基础3.3 3.3 若干常用中规模若干常用中规模组合逻辑电路组合逻辑电路 2、超前进位加法器、超前进位加法器 为了提高运算速度，须减小或消除由于进位信号逐级为了提高运算速度，须减小或消除由于进位信号逐级传递所耗费的时间。由于第传递所耗费

50、的时间。由于第i位的进位输入信号位的进位输入信号 一定能一定能由由 和和 唯一确定，所以可唯一确定，所以可先得出每先得出每一位全加器的进位输入信号一位全加器的进位输入信号，而无需再从最低位开始向高，而无需再从最低位开始向高位逐级传递进位信号了，这就有效的提高了运算速度。位逐级传递进位信号了，这就有效的提高了运算速度。 采用这种结构形式的加法器为超前进位（采用这种结构形式的加法器为超前进位（Carry- Lookahead）加法器。）加法器。iCI)(021AAAii021BBBii串行进位加法器的串行进位加法器的优点优点：电路结构比较简单；：电路结构比较简单； 缺点缺点：运算速度慢。：运算速度