2022年浙江大学-高级嵌入式体系结构大作业借鉴 .pdf

《2022年浙江大学-高级嵌入式体系结构大作业借鉴 .pdf》由会员分享，可在线阅读，更多相关《2022年浙江大学-高级嵌入式体系结构大作业借鉴 .pdf（27页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、高级嵌入式体系结构大作业（综述）摘 要精简指令系统计算机的主要特点是CPU 的指令集大大简化，尽量简化指令功能，只保留那些功能简单，能在一个节拍内执行完成指令。较复杂的功能用一段程序来实现， 用简单的指令来提高机器的性能， 特别是提高 CPU 执行程序的速度。这种设计思路对指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高。本文着重讲述了采用RISC 架构的 ARM 、 MIPS、 AVR 三种微处理器在指令集、流水线、中断、存储器、总线接口的异同以及ARM 、MIPS 为了改善代码密度都提出了 16位指令的异同。关键词： 精简指令集； ARM ；MIPS；A

2、VR 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）AbsractThe main characteristics of RISC is the CPU instruction set and the instruction function are simplified greatly, retaining only the function is simple, can be execut

3、ed within a period of instruction.With a program to implement complex functions, with simple instructions to improve the machine performance, especially improve the CPU program execution speed. The design idea of the number of instructions and addressing modes are made to streamline, make its implem

4、entation easier, parallel execution more excellent, and the compiler more efficient. This paper focuses on the similarities and differences of the instruction set, pipeline, interrupts, memory, bus interface and the 16 bit instruction of three microprocessor (ARM,MIPS,A VR),whose architecture is RIS

5、C. Key words: RISC; ARM;MIPS; AVR. 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）I 目 录第一章 RISC 架构概述 . 1 1.1 精简指令系统思想的提出 . 1 1.2 RISC 的典型特点 . 2 1.3 RISC 思想精华 . 2 1.4 本文主要研究工作 . 3 第二章 RISC 架构 CPU 指令集 . 4 2.1 寻址方式 . 4 2.2 指令

6、操作 . 6 2.3 寄存器组 . 8 2.4 本章小结 . 10 第三章 RISC 架构 CPU 流水线 . 11 3.1 ARM的流水线 . 11 3.2 MIPS 的流水线 . 12 3.3 AVR 的流水线 . 13 3.4 本章小结 . 13 第四章 RISC 架构 CPU 中断设计 . 14 4.1 ARM的中断设计 . 14 4.2 MIPS 的中断设计 . 16 4.3 AVR 的中断设计 . 17 4.4 本章小结 . 17 第五章 RISC 架构 CPU 存储器与总线接口设计 . 18 5.1 ARM的总线接口设计. 18 5.2 MIPS 的总线接口设计 . 19 5.3

7、 AVR 的总线接口设计. 19 5.4 本章小结 . 19 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）I 第六章 RISC 架构 CPU 16指令集设计 . 20 6.1 ARM的 16指令集设计 . 20 6.2 MIPS 的 16 指令集设计 . 20 6.3 本章小结 . 21 总结 . 22 参考文献 . 23 名师资料总结 - - -精品资料欢迎下载 - - - - - - -

8、 - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）1第一章 RISC 架构概述目前，指令系统的优化设计有两个截然相反的方向。一个是增强指令的功能，设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令系统来实现，这种计算机系统称为复杂指令系统计算机(Complex Instruction SetComputer ,CISC) 。另一个是 80 年代新发展起来的，尽量简化指令功能，只保留那些功能简单，能在一个节拍内执行完成指令，较复杂的功能用一段于

9、程序来实 现 ， 这 种 计 算 机 系 统 称 为 精 简 指 令 系 统 计 算 机 (Reduced Instruction Set Computer,RISC) 。1.1 精简指令系统思想的提出早在 1964年 IBM 就推出了基于复杂指令集系统（CISC）架构的 IBM360，但到 70 年代中期，随着计算机的指令系统日趋庞大，指令功能也日益复杂。这不但实现起来越来越困难，实际上也一定程度上降低了系统性能。1979 年，美国加州大学伯克利分校对此进行研究。指出了CISC 系统存在的诸多问题，并研发了RISC 指令架构。 CISC 存在的主要问题有以下三个方面：1. 20%与 80%规

10、律CISC 中， 各种指令的使用频率相差很悬殊， 大量的统计数字表明， 大约有 20%的指令使用频率较高，占据80%的处理器时间。有80%的指令只占用 20%的处理器运行时间。只有三类指令的使用频率较高：数据传送类指令、算术运算类指令和程序控制类指令。2. 工艺发展引起的技术问题CISC 中，实现了大量的指令，控制逻辑很不规则，不能满足工艺的完整性要求；RISC 的控制逻辑简单，他所需要的大量通用寄存器是非常规则的，能好地满足工艺要求。3. 软硬件的功能划分CISC 中，通过增强指令功能，简化了软件，增加了硬件的复杂性。然而由于指令复杂，指令的运行时间必然很长，有可能导致程序的运行时间反而增加

11、了。以 Motorola 公司典型的 CISC32 位微处理器 MC68020 为例，基本的指令就超7 基于 RISC 的 8 位微控制器的研究与设计过100 条，包含 18种寻址方式， 支持 7种数据类型，指令字长短的只有一个单字（16bit），长的可以由 11 个单字组成。这样，必然使 CPU 控制部分的高度复杂化，使其占用了很大部分CPU 面积。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综

12、述）2现在， RISC 思想已经广被人们所接受，很多微处理器采用了RISC 架构，一些典型的 CISC 处理也吸收了 RISC 设计的思想，如 Intel 公司的奔腾处理器。1.2 RISC 的典型特点RISC 架构是近代计算机体系结构发展史中的一个里程碑，但直到现在， RISC仍然没有一个确切的定义。这里引用IEEE Michael Slater 对 RISC 的定义： RISC处理器所设计的指令系统应使流水线处理能高效率执行，并使优化编译器能生成优化代码。 按照 Michael Slater 的定义，RISC 使流水线处理高效率执行， 应具有如下特征：（1）简单而统一格式的指令译码；（2）

13、大部分指令可以单周期执行完成；（3）只有Load 和 Store 指令可以访问存储器；（4）采用延迟转移技术；（5）采用Load 延迟技术；（6）较多的寄存器；（7）三地址指令格式。1.3 RISC 思想精华复杂指令集（ CISC）中的一条指令在精简指令集（RISC）中需要几条指令来执行，为何RISC 系统执行速度比CISC 快呢？一个程序所执行的时间可以用以下公式来计算：P = CPI * I * T 其中： P 是执行这个程序所用的总的时间；CPI 是每条指令执行的平均周期数；I 是这个程序所需执行的总的指令条数；T 是时钟周期；有关这些参数的统计数据见表1-1：表 1.1 CISC RI

14、SC的 CPI I T的比较类 型指令平均周期数CPI 指令条数 I 周期时间 T CISC 2-15 1 33ns-5ns RISC 1.1-1.4 1.3-1.4 10ns-2ns 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）3从以上参数比较中我们可以得出如下结论：1. 指令平均执行周期数CPI 执行每条指令所需的平均时钟周期数与微控制器的结构有紧密的关系。由于CISC 一般用微程序实现

15、，一条指令通常需要好几个周期，复杂指令所需要的周期数更多。据统计， CISC 处理器中指令平均周期数CPI 在 4-6 之间。而 RISC 一般是单周期指令， CPI 近视为 1，由于存在 Load、Store指令及少数复杂指令，导致RISC 机的平均执行周期数CPI 大于 1。2. 总的指令条数 I CISC 中一条复杂指令所完成的功能在RISC 中可能需要几条指令才能实现。对于一个源程序，分别编译后生成的代码，RISC 要比 CISC 的多。但复杂指令所使用的频率毕竟比较低， 用的最多的仍然是 RISC 中所具有的简单指令。 从上述统计结果也可以看出， RISC 的 I 长度只比 CISC

16、 长 30%40%。3. 时钟周期 T 由于 RISC 机一般采用硬布线逻辑实现，指令实现的功能都比较简单，所以RISC 机的工作主频一般要比CISC 处理器高，从而， RISC 的 T 通常比 CISC 的小。 查看表 2.1， 利用上述公式很容易算出， RISC 的速度大约要比CISC 快 3 倍。其中最关键的是 RISC 指令平均执行周期数CPI 减小了，这正是 RISC 设计思想的精华。1.4 本文主要研究工作本文通过对查看大量的有关ARM 、MIPS、AVR 这三种 RISC 架构 CPU 的资料，下文将着重从以下5 个方面对此 3 种架构的 CPU 展开叙述。1、这三种 RISC

17、架构的微处理器在寻址方式、指令操作、寄存器组这三个指令集方面有何相同和不同之处。2、三种架构的流水线设计有何相同和不同之处。3、三种架构的中断设计有何相同和不同之处。4、三种架构的存储器和总线接口有何相同和不同之处。5、MIPS 和 ARM 为了改善代码密度都提出了16 位指令，它们的 16位指令集之间有什么不同， 16 位指令和 32 位指令之间的关系如何。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大

18、作业（综述）4第二章 RISC 架构 CPU 指令集有人发现，尽管传统处理器设计了许多特性让代码编写更加便捷，但这些复杂特性需要几个指令周期才能实现，并且常常不被运行程序所采用。此外，处理器和主内存之间运行速度的差别也变得越来越大。在这些因素促使下，出现了一系列新技术，使处理器的指令得以流水执行，同时降低处理器访问内存的次数。早期，这种指令集的特点是指令数目少，每条指令都采用标准字长、执行时间短、中央处理器的实现细节对于机器级程序是可见的。这边是精简指令集的起源。说起指令集，当然包含指令的寻址方式、指令的操作以及寄存器组的三个方面。以下就将对3 款 RISC芯片在这三个方面做简要的对比。2.1

19、 寻址方式2.1.1 ARM 寻址方式目前 ARM 处理器支持 9 种寻址方式， 分别是立即数寻址、寄存器寻址、寄存器偏移寻址、寄存器间接寻址、基址变址寻址、多寄存器寻址、相对寻址、堆栈寻址和块拷贝寻址。立即数寻址，也叫立即寻址，是一种特殊的寻址方式，操作数本身包含在指令中，只要取出指令也就取到了操作数。这个操作数叫做立即数，对应的寻址方式叫做立即寻址；（2）寄存器寻址，寄存器寻址就是利用寄存器中的数值作为操作数，也称为寄存器直接寻址。（3）寄存器间接寻址，寄存器间接寻址就是把寄存器中的值作为地址，再通过这个地址去取得操作数，操作数本身存放在存储器中。（4）寄存器偏移寻址，是ARM 指令集特有

20、的寻址方式，它是在寄存器寻址得到操作数后再进行移位操作，得到最终的操作数。（5）寄存器基址变址寻址，寄存器基址变址寻址又称为基址变址寻址，它是在寄存器间接寻址的基础上扩展来的。它将寄存器（该寄存器一般称作基址寄存器）中的值与指令中给出的地址偏移量相加，从而得到一个地址，通过这个地址取得操作数。（6）多寄存器寻址，这种寻址方式可以一次完成多个寄存器值的传送。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业

21、（综述）5（7）相对寻址，相对寻址是一种特殊的基址寻址，特殊性是它把程序计数器PC 中的当前值作为基地址，语句中的地址标号作为偏移量，将两者相加之后得到操作数的地址。（8）堆栈寻址，堆栈是一种数据结构，按先进后出（First In Last Out，FILO）的方式工作，使用堆栈指针（Stack Pointer， SP）指示当前的操作位置，堆栈指针总是指向栈顶。（9）块拷贝寻址，块拷贝寻址用于寄存器数据的批量复制，它实现从由基址寄存器所指示的一片连续存储器到寄存器列表所指示的多个寄存器传送数据。块拷贝寻址与堆栈寻址有所类似。两者的区别在于：堆栈寻址中数据的存取是面向堆栈的，块拷贝寻址中数据的存

22、取是面向寄存器指向的存储单元的。2.1.2 MIPS 寻址方式MIPS 硬件只支持一种寻址模式， 即： 寄存器基地址+ 立即数偏移量，且 offset必须在 -3276832767 之间（ 16位） ，任何载入和存储机器指令都可以写成如下形式，可以使用任何寄存器作为目的操作数或源操作数。lw $1，offset($2) MIPS 汇编器可以利用合成指令来支持多种寻址方式，这些寻址方式包括：1、直接寻址（ Direct） ：由数据标号或者外部变量名寻址；2、直接+索引（ Direct+index） ：偏移量加上由寄存器指定的标号地址；3、常数（ Constant） ：32 位常数；4、寄存器间接

23、（ Register Indirect） ：寄存器 +偏移量（其中偏移量为0） 。5、另外，MIPS 对数据的访问还有一种称为 “全局指针 gp 相对寻址”的技术。2.1.3 AVR 寻址方式AVR 的部分指令及寻址方式：（1）单寄存器寻址；例： INC Rd ；操作： RdRd+1 INC R5 ;将寄存器 R5 内容加 1 回放。（2）双寄存器寻址；例：ADD Rd， Rr ；操作： RdRd+Rr ADD R0 ， R1 ;将 R0 和 R1 寄存器内容相加，结果回放R0。（3）I/O 寄存器直接寻址；例： IN Rd， P ;操作： RdP IN R5， $3E ;读 I/O 空间地址

24、为 $3E 寄存器 (SPH)的内容，放入寄存器R5。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）6（4）数据存储器空间直接寻址例： LDS Rd， K ；操作： Rd(K) LDS R18， $100 ;读地址为 $100 的 SRAM 中内容，传送到R18中。（5）数据存储器空间的寄存器间接寻址例： LD Rd， Y ;操作： Rd(Y)，把以 Y 为指针的 SRAM 的内容送 Rd L

25、D R16， Y ;设 Y=$0567，即把 SRAM 地址为 $0567的内容传送到 R16 中。（6）程序存储器空间取常量寻址例： LPM ；操作： R0(Z)，即把以 Z 为指针的程序存储器的内容送R0。（7）程序存储器空间写数据寻址例：SPM ;操作：(Z)R1:R0，把 R1:R0 内容写入以Z 为指针的程序存储器单元。（8）程序存储器空间直接寻址例：JMP $0100 ；操作： PC$0100。程序计数器PC 的值设置为 $0100，接下来执行程序存储器 $0100 单元的指令代码。（9）程序存储器空间相对寻址例：RJMP $0100 ；操作： PCPC+1+$0100。若当前指令

26、地址为 $0200（PC=$0200） ，即把$0301 送程序计数器PC，接下来执行程序存储器 $0301 单元的指令代码。（10）数据存储器空间堆栈寄存器SP 间接寻址例：PUSH R0 ;操作：STACKR0；SPSP-1。若当前 SP=$10FF ，先把寄存器 R0 的内容送到SRAM 的$10FF 单元，再将SP 内容减 1，即 SP=$10FE。此外，在 CPU 响应中断和执行CALL 一类的子程序调用指令（ SP = SP-2 ） ，以及执行中断返回IRET 和子程序返回RET 一类的子程序返回指令中（SP = SP+2） ，都隐含着使用堆栈寄存器SP 间接寻址的方式。2.2 指

27、令操作2.2.1 ARM 指令ARM （Advanced RISC Machines ）是微处理器行业的一家知名企业。设计了大量高性能、廉价、耗能低的RISC 处理器、相关技术及软件。1985 年，第一个ARM 原型在英国剑桥诞生。 ARM 公司的特点是只设计芯片，而不生产。ARM 将其技术授权给世界上许多著名的半导体、软件和 OEM 厂商，每个厂商得到的都是一套独一无二的ARM 相关技术及服务。利用这种合伙关系，ARM 很快成为许多全球性 RISC 标准的缔造者。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 -

28、 - - - - - - 第 10 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）7ARM 公司定义了 6 种主要的指令集体系结构版本。V1-V7 。ARM-V1 ：该版本的原型机是ARM1 ，没有用于商业产品。ARM-V2 ：对 V1 版进行了扩展，包含了对32 位结果的乘法指令和协处理器指令的支持。ARM-V3 ：ARM 公司第一个微处理器ARM6 核心是版本 3的，它作为 IP 核、独立的处理器、具有片上高速缓存、MMU 和写缓冲的集成 CPU。ARM-V4 ：当前应用最广泛的ARM 指令集版本。ARM7TDMI 、ARM720T 、ARM9TDM

29、I 、ARM940T、ARM920T、Intel 的StrongARM 等是基于 ARMv4T 版本。ARMv-V4 ：ARM9E-S、ARM966E-S、ARM1020E 、ARM 1022E 以及 XScale是 ARMv5TE 的。ARM9EJ-S、ARM926EJ-S、ARM7EJ-S、ARM1026EJ-S 是基于ARMv5EJ 的。ARM10 也采用。其中后缀意义如下：E：增强型 DSP 指令集。包括全部算法和16 位乘法操作。J：支持新的 Java。ARM-V6: 采用 ARMv6 核的处理器是 ARM11 系列。 ARM1136J(F)-S 基于ARMv6 主要特性有 SIMD

30、、 Thumb、 Jazelle 、 DBX 、 (VFP)、 MMU 。 ARM1156T2(F)-S基于 ARMv6T2 主要特性有 SIMD、Thumb-2、(VFP)、MPU。ARM1176JZ(F)-S基于 ARMv6KZ 在 ARM1136EJ(F)-S 基础上增加 MMU 、TrustZone。ARM11 MPCore 基于 ARMv6K 在 ARM1136EJ(F)-S 基础上可以包括 1-4 核 SMP、MMU 。2.2.2 MIPS 指令MIPS 只有三种指令格式：1、R(register)类型的指令。该类型指令从寄存器堆（register file）中读取两个源操作数，计

31、算结果写回寄存器堆。Op Rs Rt Rd Shamt Funct 6bit 5bit 5bit 5bit 5bit 6bit 2、I(immediate)类型的指令。该类型指令使用一个16位的立即数作为一个源操作数。Op Rs Rt Address/immediate 6bit 5bit 5bit 16bit 3、J(jump)类型的指令。该类型指令使用一个26 位的立即数作为跳转的目标地址（ target address ） 。Op Target-address 6bit 26bit 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - -

32、- - 名师精心整理 - - - - - - - 第 11 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）82.2.3 AVR 指令以 ATmega16为例，其共有 131条指令，按功能可分为五大类，它们是：A.算术和逻辑运算指令（ 28 条） ；B.比较和跳转指令（ 36 条） ；C.数据传送指令（ 35 条） ；D.位操作和位测试指令（ 28 条） ；E.MCU 控制指令（ 4 条） 。AVR 一条指令的长度大多数为16 位，还有少部分为32 位。AVR 的指令的一般格式为：2.3 寄存器组2.3.1 ARM 的寄存器组ARM 体系中共有 37 个寄

33、存器，其中 31 个通用 32 为寄存器（包括程序计数器 PC） ，未分组寄存器 R0-R7 和分组寄存器 R8-R14、程序计数器 PC（R15） ，6个状态寄存器。寄存器组如下图所示。其中 R0 到 R15 可以直接访问， R0 到 R14 是通用寄存器， R13: 通常作堆栈指针（ sp） 。每种处理器模式都有单独的堆栈，在用户应用程序的初始化部分，一般都要初始化每种模式下的R13，使其指向该运行模式的栈空间；Thumb 中，某些指令强制性的要求使用R13 作为堆栈指 R14：子程序链接寄存器（ Subroutine Link 名师资料总结 - - -精品资料欢迎下载 - - - - -

34、 - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）9Register ，LR） ，当执行 BL 子程序调用指令时， R14R15（程序计数器 PC） ，与之类似，当发生中断或异常时，对应的分组寄存器R14_svc、R14_irq、R14_fiq、R14_abt和 R14_und用来保存 R15 的返回值，其他情况下， R14 用作通用寄存器。CPSR （Current Program StatusRegister ）当前程序状态寄存器， CPSR可在任何

35、运行模式下被访问，它包括条件标志位、中断禁止位、当前处理器模式标志位，以及其他一些相关的控制和状态位。5 个 SPSRs （Saved Program Status Register ）程序状态保存寄存器，当异常发生时，SPSR用于保存 CPSR的当前值，从异常退出时则可由SPSR来恢复 CPSR。由于用户模式和系统模式不属于异常模式，它们没有SPSR ，当在这两种模式下访问 SPSR ，结果是未知的。2.3.2 MIPS 的寄存器组MIPS 有 32 个通用寄存器（ $0-$31）REGISTER NAME USAGE REGISTERNAMEUSAGE$0$zero常量 0(constan

36、t value 0)$1$at保留给汇编器(Reserved for assembler)$2-$3$v0-$v1函数调用返回值(values for results and expression evaluation)$4-$7$a0-$a3函数调用参数(arguments)$8-$15$t0-$t7暂时的 (或随便用的 )$16-$23$s0-$s7保存的 (或如果用，需要SAVE/RESTORE的)(saved)$24-$25$t8-$t9暂时的 (或随便用的 )$28$gp全局指针 (Global Pointer)$29$sp堆栈指针 (Stack Pointer)$30$fp帧指针

37、(Frame Pointer)$31$ra返回地址 (return address)程序可以用的通用寄存器有32 个：$0-$31， 。其中两个的用法与其他不同。$0 不管存入什么值，永远返回0；$31 永远由正常函数调用指令（ jal）存放返回地址。2.3.3 AVR 的寄存器组AVR 单片机有 32 个通用 I/O 口，有 PAPD 四组，每组都是 8 位。其主要的寄存器有DDRXn(X=A ，B，C，D；n=0，2，7，下同 )，PORTXn 和 PINXn。PA 寄存器： DDRA 、PORTA、PORTA；PB 寄存器： DDRB、PORTB、PORTB；PC 寄存器： DDRC、P

38、ORTC、PORTC；PD 寄存器： DDRD、PORTD、PORTD；名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）10DDRX 是方向寄存器， 可读可写。在写操作时用于制定PX 口是作为输入口还是输出口；在读操作时，从 DDRX 寄存器读出来的是端口的方向设定值。DDRX寄存器的初始值为0 x00。PORTX 是数据寄存器，可读写。在写操作时，从PORTX 写入的数据存入内部锁存器， 以

39、确 定端口的工作状态或者将写入的数据送到外部数据总线。PORTX寄存器的初始值为0 x00。PINX 用来访问端口 X 的逻辑值，且只允许读操作。从PINX 读入的数据只是X 口引脚的逻辑状态。其初始值为高阻态。中断寄存器：状态寄存器SREG、.MCU 控制寄存器MCUCR、通用中断控制寄存器GICR 通用中断标志寄存器GIFR、T/C 中断屏蔽寄存器TIMSK 、T/C 中断标志寄存器 TIFR、定时器寄存器。2.4 本章小结ARM 具有 32 位和 64 位指令体系， ARM 局部 64 位，ARM 指令中有 4 位的条件码，很类似与x86 体系。MIPS 是开放式的架构，用户可以在开发的

40、内核中加入自己的指令。 MIPS 在 MIPS IV 也加入条件移位指令，来提高流水线的效率。ARM 有前增量和后增量地址模式以及在访问存储器的自增/自减的 load 和 store命令；而 AVR 由于性能应用场合等原因，其指令由16位指令以及少量的32 位特殊指令组成，这种设计，不仅使对AVR 的取指操作简单，提高了取指令的速度，同时也降低了在取指操作过程中的错误，提高了系统的可靠性。在寄存器上而言，由于MIPS 内核中有 32 个寄存器（ Register ） ，而 ARM 只有 16 个，这种结构设计上的先天优势，决定了在同等性能表现下，MIPS 的芯片面积和功耗会更小。 ARM 有一

41、组特殊用途寄存器cp0-cp15， 可以使用 MCR， MRC等指令控制；相对应的， MIPS 也有 cp00-30，使用 mfc0，mtc0 指令控制。 ARM体系中有寄存器组， MIPS 有一个 Hard-Wired-to-Zero 寄存器，但 ARM 没有。地址空间上，MIPS 起始地址是通常是0 xbfc00000， 会有 4Mbyte 的大小限制，但一般 MIPS 芯片都会采取一些方法解决这个问题；ARM 没有这种问题；而对于AVR 来说，采用的是哈佛结构的微处理器，其程序存储区和数据存储区互相独立，并具有不同的地址空间，AVR 系列单片机的程序存储区覆盖范围从1KB8MB。在寻址方

42、式上， ARM 和 AVR 都采用多种不同的寻址方式来满足不同需求；而对于 MIPS 来说，只采用了“寄存器基地址+ 立即数偏移量” 这一种寻址方式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）11第三章 RISC 架构 CPU 流水线采用流水线技术，一条指令被分解为m 个子过程，若每个子过程的执行时间都一样，则利用此条流水线可将一条指令的执行时间T 由原来的 T 缩短为 T/m，系统的时

43、钟频率变为原来的m 倍，同时系统的硬件利用率和数据吞吐率都得到了提高。实际应用中，各子过程的执行时间不可能完全相等，因此执行时间最长的子过程成为系统性能提升的瓶颈。3.1 ARM 的流水线ARM7 采用 3 级流水线，ARM9 采用 5 线流水线， ARM10 采用 6 级流水线，但是随着流水线深度的增加，指令的吞吐量提高了，每一段的工作量被消减了，使得处理器可以工作在更高的频率，同时也改善了性能，但系统延时(latency)也增加了，这是因为在内核执行一条指令前，需要更多的周期来填充流水线。并且，时钟频率的增加，指令执行周期也相应缩减了，这就要求减小指令执行周期的时间，也就对硬件设计带来了更

44、大的要求。所以，流水线深度并不是越深越好。ARM 流水线的一条指令只有在完全通过“执行”阶段才被处理。这句话很重要，也就是说，当处理器开始取第四条指令时，第一条指令才完成执行。我们如果不考虑流水线的设计，只看它的原理，其实是很简单的，他的复杂之处在于发生流水线冒险时，如何保证其工作得仍然很好。流水线冒险一般分为控制冒险和数据冒险，而数据冒险一般可分为阻塞（即下一条指令依赖于前一条指令的结果） 、分支和跳转、异常（异常和中断） 。由于ARM 是硬件 flush 流水设计的， 当发生冒险时， 会暂停取指， 然后清流水， (MIPS 解决冒险通常依赖于编译器，比如插入一条NOP指令及重新排列指令序列

45、)。这里我们再结合PC 的值的情况来分析一下流水线的工作原理。PC ：程序计数器，之所以重提这个概念，是因为我们需要理解PC 的本来用意。在所有的流水线体系结构中，PC 总是指向当前正在执行的指令的地址加8 字节的地址，换句话说， PC 总是指向当前正在执行的指令再加2 条指令的地址。 再换句通俗点的话来说，PC 就是当程序处于指令执行阶段的时候的那个值。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作

46、业（综述）123.2 MIPS 的流水线在 MIPS 中流水线技术需要依靠在组合逻辑中插入寄存器将数据通路打断的方式来实现。对于包含若干寄存器到寄存器路径的时序逻辑电路，任意两个寄存器之间路径延时的最大值称为关键路径。而该关键路径的延时就是时序逻辑电路时钟频率的最大限制因素。MIPS 五级流水线的执行过程为：取指（IF） 、译码（ ID） 、执行（ EX） 、访问存储器（ MEM ） 、写回（ WB） 。每两级之间均插入寄存器，将插在取指和译码阶段之间的寄存器称为IF/ID，将插在译码和执行阶段之间的寄存器称为ID/EX，将插在执行和访问存储器阶段之间的寄存器称为EX/MEM ，将插在访问存储

47、器和写回阶段之间的寄存器称为MEM/WB 。 MIPS 五级流水线的数据通路如图下图所示。在 IF 阶段，程序计数器计算下一周期的取值地址PC_next，同时按照 PC 的当前值从指令存储器中取出指令，并送到下个流水级；在ID 阶段，对指令进行译码，根据操作码（ opcode ）和功能码（ func）给出相应的控制信号，根据源寄存器标号（ rs、rt）从寄存器堆中取出操作数或者根据立即数位（imm16）得到相应的操作数。 MUX1 用来选择EX 阶段的操作数（来自指令译码得到的数据，或者来自寄存器堆送来的数据，或者来自ID/EX、EX/MEM 、MEM/WB 的旁路数据）。在 EX 阶段，根据

48、控制信号决定ALU 运算单元所进行的运算。 执行某些运算时还需要对操作数进行预变换，如加法、减法等。最后需要将ALU 运算单元的结果和一些控制信号送往下个流水级。在 MEM 阶段，根据上一级传来的地址、 数据和读写控制信号对主存进行读写操作。对于读操作（ Load 类型指令），需要将主存返回的数据送到下个流水级。在 WB 阶段，MUX2 选择将主存读出的数据或者ALU 的运算结果写回寄存器堆。由此可见，在ID 阶段，起始点为指令存储器输出的指令或者ID/EX 、EX/MEM 、MEM/WB 寄存器中的暂存数据，终点为MUX1 选出的 EX 段操作数，耗时较长，存在逻辑拥堵。在EX 阶段，ALU

49、 运算包含加法、减法、移位或名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 16 页，共 27 页 - - - - - - - - - 高级嵌入式体系结构大作业（综述）13乘除法等操作，这些运算的逻辑单元比较复杂，所以ALU 单元也比较耗时，再加上操作数预变换， EX 阶段的耗时也较长。这两个阶段成为限制CPU 工作频率的主要因素。3.3 AVR 的流水线AVR单片机大多采用 3 级流水线设计， 131 条指令，大多数指令执行时间为单个时钟周期。在前一条指令执行的时候，就取出现行的指

50、令，然后以一个周期执行指令。大大提高了CPU的运行速度。3.4 本章小结就三款 CPU 的流水线对比来说， AVR 单片机采用较为固定的3 级流水线；而对于经典的 MIPS 芯片来说，大多采用取指（IF） 、译码（ ID） 、执行（ EX） 、访问存储器（ MEM ） 、写回（WB）5 级流水线设计。在这方面，变数较多的就属ARM芯片了， ARM7 采用 3 级流水线， ARM9 采用 5 线流水线， ARM10 采用 6 级流水线。当然，流水线的深度并不是越深越好。随着流水线深度的增加，指令的吞吐量提高了，每一段的工作量被消减了，使得处理器可以工作在更高的频率，同时也改善了性能，但系统延时(