2022年数字逻辑实验内容及芯片引脚图终稿 .pdf
《2022年数字逻辑实验内容及芯片引脚图终稿 .pdf》由会员分享,可在线阅读,更多相关《2022年数字逻辑实验内容及芯片引脚图终稿 .pdf(12页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、1 数字逻辑实验计划及要求(附录:实验所用芯片引脚图及功能说明)实验一逻辑门功能验证及应用电路实验1实验目的:( 1)了解并掌握基本逻辑门电路的逻辑功能;( 2)熟悉基本逻辑门电路的应用;(3)熟悉三态门和OC 门电路的应用;( 4)学习实验台的使用方法。2实验所用器件:四二输入端与非门组件2 片,型号为: 74LS00 四二输入端与非门(OC)组件 1 片,型号为:74LS01 四二输入端或非门组件1 片,型号为: 74LS02 二与或非门组件1 片,型号为:74LS51 四异或门组件1 片,型号为: 74LS86 四三态门组件1 片,型号为: 74LS125 排电阻(上拉电阻)3预习要求:
2、(1)查出实验用器件引脚功能,画出实验电路图;(2)复习 TTL 各逻辑门电路的工作原理;(3)按实验内容要求设计电路。4实验内容(1) 测试实验所用器件的逻辑功能,填写真值表。(2) 用一片 74LS00 实现一 2 输入端异或门的功能。(3) 用一片 74LS01 及排电阻实现芯片74LS51 的功能,做(AB+CD ) 一组。(4) 用三态门组成两路总线传输电路。5实验要求记录各实验观察结果并与理论所得各真值表进行比较。6思考任何一逻辑电路均可分别用与非门,或非门,与或非门实现,为什么?实验二组合电路功能验证及应用电路实验1实验目的:(1) 熟悉常用组合逻辑芯片的功能;(2) 掌握组合逻
3、辑电路的设计方法。2实验所用器件3-8 线译码器一片,型号为:74LS138 8 路数据选择器一片,型号为:74LS151 4 位数码比较器一片,型号为:74LS85 四输入端与非门一片,型号为:74LS20 3实验内容(1) 74LS85,74LS151 的功能。(2) 用一片 74LS85 及一片 74LS00 组成 5 位二进制数值比较器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 12 页 - - - - - - - - - 2 (3) 用 74LS138 和
4、 74LS20 组成一位全加器。(4) 用一片 74LS151 实现三人多数表决器。4实验要求记录各实验观察结果并与各器件功能表和一位全加器真值表进行比较。5思考分别用与非门,或非门,与或非门设计一位全加器,并设计实验方案。实验三触发器功能验证及应用电路实验1 实验目的(1)熟悉常用触发器的功能及应用;(2)熟悉时序逻辑电路的状态分析。2 实验所用器件D 触发器二片,型号为:74LS74 JK 触发器二片,型号为:74LS112 与非门一片,型号为: 74LS00 3 实验内容及要求(1)验证 74LS74,74LS112 的逻辑功能,填写功能表,注意观察上升,下降沿触发方式。(2)用 D 触
5、发器和一片74LS00 组成 JK 触发器,用JK 触发器和与非门组成D 触发器。(3)由 D 触发器分别构成四位循环和扭循环计数器,观察电路状态,找出有效循环状态,并与理论分析进行比较。4 思考实验中计数器电路的初始状态对电路工作有何影响,时序电路自启动的意义。实验四时序电路功能验证及应用电路实验1 实验目的(1)验证四位二进制加法计数器74LS161 的逻辑功能;(2)熟悉中规模集成计数器功能,学会使用七段字形译码器及共阴极七段LED 数字显示器并构成实际电路。2 实验所用器件四位二进制加法计数器1 片,型号为: 74LS161 七段字形译码器1 片,型号为: 74LS48 共阴极七段LE
6、D 数字显示器1 只3 实验内容及要求(1)验证计数器( 74LS161)的逻辑功能,填写功能表。(2)用计数器( 74LS161) 、译码器( 74LS48) 、显示器( LED514R )组计数译码显示电路。分别用复位法和置位法设计一位BCD 码计数显示电路。4 思考如何把上述电路设计成一数字频率计。实验五串行加法器的设计1 实验目的熟悉并掌握用中规模集成电路设计逻辑电路的方法。2 实验所用器件4 位移位寄存器组件2 片,型号为: 74LS194 四位并行加法器组件1 片,型号为:74LS283 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - -
7、- - - - - 名师精心整理 - - - - - - - 第 2 页,共 12 页 - - - - - - - - - 3 A3 A2 A1 A0 B3 B2 B1 B0 Ai Ci+1 BiFACiSiD Q CP 4 位被加数移位寄存器4 位加数移位寄存器R CP D 触发器 1 片,型号为:74LS74 3 实验内容及要求(1)验证 4 位双向移位寄存器寄存器(74LS194)的逻辑功能,填写功能表。(2)如下串行加法器框图设计电路图实现四位二进制的加法。为了清楚地看到逐位相加情况,时钟脉冲应采用单脉冲,注意电路清“0”作用。(3)任意给定X,Y,给电路加入4 个单脉冲,观察电路工作
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年数字逻辑实验内容及芯片引脚图终稿 2022 数字 逻辑 实验 内容 芯片 引脚 图终稿
限制150内