2022年2022年计算机组成原理与系统结构期末复习试题及答案 .pdf

《2022年2022年计算机组成原理与系统结构期末复习试题及答案 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年计算机组成原理与系统结构期末复习试题及答案 .pdf（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机期末考试简答题复习2010/7/3 1. 在定点机中采用单符号位，如何判断补码加减运算是否溢出，有几种方案？答：定点机中采用单符号位判断补码加减运算是否溢出有两种方案。(1) 参加运算的两个操作数 ( 减法时减数需连同符号位在内每位取反，末位加1) 符号相同，结果的符号又与操作数的符号不同，则为溢出。(2) 求和时最高位进位与次高位进位异或结果为1 时，则为溢出。2. 试比较 RAM 和 ROM 答：RAM 是随机存取存储器，在程序的执行过程中既可读出又可写人ROM 是只读存储器，在程序执行过程中只能读出信息，不能写人信息。3. 试比较静态 RAM 和动态 RAM 答：静态 RAM 和动

2、态 RAM 都属随机存储器， 即在程序的执行过程中既可读出又可写人信息。但静态RAM 靠触发器原理存储信息只要电源不掉电，信息就不丢失;动态 RAM 靠电容存储电荷原理存储信息，即使电源不掉电， 由于电容要放电， 信息也会丢失，故需再生。4. 存储器的主要功能是什么 ?如何衡量存储器的性能？为什么要把存储系统分成若干不同的层次？主要有哪些层次? 答：存储器的主要功能是存放程序或各类数据。通常用存储容量、 存取周期以及存储器的带宽 ( 每秒从存储器读出或写入二进制代码的位数) 三项指标来反映存储器的性能。 为了扩大存储器容量和提高访存速度，将存储系统分成若于不同层次，有 Cache 主存层次和主

3、存辅存层次。前者为使存储器与CPU速度匹配，在 CPU 和主存之间增设 Cache高速缓冲存储器，其容量比主存小，速度比主存快，用来存放 CPU 最近期要用的信息， CPU 可直接从 Cache中取到信息，从而提高了访存速度。后者为扩大存储器容量， 把主存和辅存统一成一个整体， 从整体上看，速度取决于主存，容量取决于辅存，称为虚存。CPU 只与主存交换信息，但程序名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 8 页 - - - - - - - - - 员可用指令地址码进

4、行编程，其位数与虚存的地址空间对应。5. 什么是刷新？刷新有几种方式？简要说明之答： 动态 RAM 靠电容存储电荷原理存储信息， 电容上的电荷要放电， 信息即丢失。为了维持所存信息，需在一定时间 ( 2 ms)内， 将所存信息读出再重新写人( 恢复) ，这一过程称为刷新，刷新是一行一行进行的，由UPU 自动完成。刷新通常可分集中刷新和分散刷新两种。集中刷新即在2 ms 时间内，集中一段时间对存储芯片的每行刷新一遍，在这段时间里不能对存储器进行访问，即所谓死时间。分散刷新是将存储系统周期分为两半，前半段时间用来进行读/ 写操作，后半段时间用来进行刷新操作，显然整个系统的速度降低了，但分散刷新没有

5、存储器的死时间。 还可将这两种刷新结合起来，即异步刷新， 这种刷新可在2ms时间内对存储芯片的每一行刷新一遍， 两行之间的刷新间隔时间为2ms/芯片的行数。6. 存储芯片内的地址译码有几种方式？是分析它们各自的特点及应用场合。答：存储芯片内的地址译码有两种方式，一种是线选法， 适用于地址线较少的芯片。 其特点是地址信号只须经过一个方向的译码就可选中某一存储单元的所有位。另一种是重合法 (双重译码 ) ，适用于地址线较多的芯片。 其特点是地址线分成两组，分别经行、列两个方向译码，只有行、列两个方向均选中的存储元才能进行读/ 写。7. 简述主存的读 / 写过程答：主存储器的读出过程是 :CPU先给

6、出地址信号，然后给出片选( 通常受 CPU 访存信号控制 ) 信号和读命令，这样就可将被选中的存储单元内的各位信息读至存储芯片的数据线上。主存储器的写人过程是 :CPU先给出地址信号， 然后给出片选 ( 通常受 CPU 访存信号控制 ) 信号和写命令，并将欲写人的信息送至存储器的数据线上，这样，信息便可写人到被选中的存储单元中。8. 提高访存速度可采取哪些措施？名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 8 页 - - - - - - - - - 答：提高访存速度可采

7、取三种措施。 (1)采用高速器件，选用存取周期短的芯片，可提高存储器的速度。 (2)采用 Cache , CPU 将最近期要用的信息先调人Cache ，而 Cache的速度比主存快得多， 这样 CPU 每次只需从 Cache中取出 ( 或存人) 信息，从而缩短了访存时间，提高了访存速度。 (3) 调整主存结构，如采用单体多字结构 ( 在一个存取周期内读出多个存储字，可增加存储器的带宽 ) ，或采用多体结构存储器 ( 参考第 16 题答案 )。 9. 什么是快速缓冲存储器，它与主存有什么关系？答： 快速缓冲存储器是为了提高访存速度， 在 CPU 和主存之间增设的高速存储器，它对用户是透明的。只要

8、将CPU最近期需用的信息从主存调人缓存，这样CPU每次只需访问快速缓存就可达到访问主存的目的，从而提高了访存速度。 主存的信息调人缓存要根据一定的算法，由 CPU 自动完成。凡是主存和缓存已建立了对应关系的存储单元， 它们的内容必须保持一致， 故凡是写人缓存的信息也必须写至与缓存单元对应的主存单元中. 10. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。 存储系统的 Cache-主存级和主存 - 辅存级都用到程序访问的局部性原理。对Cache-

9、主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache 中。对主存 -辅存级而言，把程序中访间频度高、 比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。 11. 使用 4K*8 位的 RAM 芯片组成一个容量为8K*16 位的存储器，画出结构框图，并标明途中信号线的种类、方向和条数。答：用 4 片 4K8位的 RAM 芯片可组成容量为8K16 位的存储器，其结构框图如图 5.1 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 8

10、 页 - - - - - - - - - 12. 设 CPU 共有 16 根地址线，8 根数据线，并用作为访存控制信号（低电平有效），用作为读 / 写控制信号（高电平为读，低电平为写） 。现有下列存储芯片： 1K*4 位 RAM ，4K*8 位 RAM ，2K*8 位 ROM 以及 74138 亿马奇和各种门电路，如图 4.14 所示。画出 CPU 与存储芯片的连接图，要求：（1）主存地址空间分配： 8000H-87FFH微系统程序区； 8800H-8BFFH 为用户程序区。（2）合理选用上述存储芯片，说明各选几片。（3）详细画出存储芯片的片选逻辑。答：根据主存地址空间分配，选出所用芯片类型及

11、数量。即A15 , A11 , A7 , A3 , A01 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位 ROM 1片1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1K4 位 RAM2 片1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 8 页 - - - - - - - - - 1 0 1 0 1 1 0

12、 0 0 0 0 0 0 0 0 0 1K4 位 RAM2 片1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 CPU 与存储芯片的连接图如图5.2 所示。图 5.2 第 11 题答案 13. 在 32 题给出的条件下，画出CPU与存储芯片的连接图，要求；（1）主存地址空间分配： A000-A7FFH微系统程序区； A800H-AFFH 为用户程序区。（2）合理选用上述存储芯片， 说明各选几片， 并写出每片存储芯片的二进制地址范围。（3）详细画出存储芯片的片选逻辑。答：. 根据主存地址空间分配， 对应 A000HA7FFH系统程序区， 选用一片 2K 名师资料总结 - - -精品

13、资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 8 页 - - - - - - - - - x 8 位 RAM 芯片; 对应 A80f1H 一 AFFFH 用户程序区，选用 4 片 1K x4 位 RAM 芯片。每片存储芯片的地址范围如下。CPU 与存储芯片的连接图如图5.3 所示。A15 , A11 , A7 , A3 , A01 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2K8位 ROM 1片1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0

14、 0 0 0 0 0 0 0 0 0 0 1K4 位 RAM2 片1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1K4 位 RAM2 片1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 图 5.3 第 12题答案14. 一个较完善的指令系统应包括哪几类指令？答：包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入/名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 8

15、页 - - - - - - - - - 输出指令、堆栈指令、字符串操作指令、特权指令等。15. 在寄存器 - 寄存器型、寄存器 - 存储器型和存储器 -存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？答：寄存器 - 寄存器型执行速度最快。存储器- 存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中。而访问一次存储器所需要的时间一般比访问一次寄存器所需要的时间长。16. 简述微程序控制器和组合逻辑 （硬布线）控制器哪一种速度更快？为什么？答：组合逻辑（硬布线）控制器的速度更快。因为微程序控制器使每条机器指令都转化为一段微程序，并存储在控制存储器内。微

16、操作序列有微指令形成。增加了一级控制存储器，所以速度变慢。17. 指令和数据均放在主存中，CPU如何从时间和空间两个方面对它们加以区别？答：从时间上将，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器的指令寄存器IR，从内存读出数据流流向运算器的通用寄存器。18.I/O 的编址方式有几种？各有何特点？答：I/O设备的编址方式有两种：统一编址和不统一编址（单独编址）。所谓统一编址即在主存地址空间划出一定的范围作为I/O 地址，这样通过访存指令即可实现对 I/O 的访问，但是主存容量相应减少。 所谓不统一编址即I/O 和主存的地址是分开的， I/O

17、 地址不占主存空间，故这种编址不影响主存容量，但访问I/O时必须有专用的 I/O 指令。19. I/O与主机交换信息有哪几种控制方式？各有何特点？答：主机与 I/O 交换信息的控制方式有：（1）程序查询方式。其特点是主机与I/O 串行工作。 CPU启动 I/O 后，时名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 8 页 - - - - - - - - - 刻查询 I/O 是否准备好，若设备准备就绪，CPU 便转入处理 I/O 与主机间传送信息的程序； 若设备未做好准备，

18、 则 CPU 反复查询， “踏步”等待直到 I/O 准备就绪为止。可见这种方式CPU 效率很低。（2）程序中断方式。其特点是主机与I/O 并行工作。 CPU启动 I/O 后，不必时刻查询 I/O 是否准备好，而是继续执行程序。当I/O 准备就绪时，向CPU发中断请求信号， CPU 在适当的时候响应I/O 的中断请求，暂停现行程序为I/O服务。这种方式消除了“踏步”现象，提高了CPU 的效率。（3）DMA 方式。其特点是主机与I/O 并行工作，主机与I/O 之间有一条直接数据通路。 CPU 启动 I/O 后，不必查询 I/O 是否准备好（4）通道方式。通道是一个具有特有功能的处理器，CPU把部分

19、权利下放给通道，由它实现对外围设备的统一管理和外围设备与主存之间的数据交换，大大提高了 CPU的效率，但它是以花费更多的硬件为代价的。（5）I/O 处理机方式。 它是通道方式的进一步发展，CPU将 I/O 操作及外围设备的管理权全部交给I/O 处理机，其实质是多机系统，因而效率有更大提高。20. 一般小型或微型机中， I/O与主机交换信息由几种方式？各有何特点？哪种方式 CPU效率最高？答：在小型或微型机中， I/O 与主机交换信息有三种方式：程序查询方式、程序中断方式、 和 DMA 方式，其中 DMA 方式 CPU 效率最高。 三种方式的特点详见上题答案。21. 什么是通道？通道的基本功能是

20、什么？答：通道是一个具有特殊功能的处理器，它有自己的指令和程序， 专门负责数据输入输出的传输控制（ CPU把传输控制功能下放给通道） 。通道受 CPU的 I/O 指令启动、停止或改变其工作状态。通道的基本功能是按I/O 指令要求启动I/O设备，执行通道指令，组织I/O 设备和主存进行数据传输，向CPU 报告中断等。22. 画图比较程序查询方式、程序中断方式和DMA 方式的 CPU 工作效率。 . 答：程序查询方式、 程序中断方式和 DMA 方式的 CPU 工作效率如图 8.1 所示。由图可见， DMA 方式的工作效率最高，程序中断方式其次，程序查询方式最低。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 8 页 - - - - - - - - -