2022年2022年逻辑电平转换 .pdf

《2022年2022年逻辑电平转换 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年逻辑电平转换 .pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、逻辑电平转换自从TTL和5V的COMS成为逻辑电路的主导标准以来，电子设计已发生了相当大的改变。现代电子系统日益增加的复杂性导致了低电压逻辑的产生，但同时又引起在一个系统内部输入输出逻辑电平不兼容的问题。这并不罕见，例如，当工作于1.8V的数字电路必须和工作于3.3V的模拟电路通信时就会有这个问题。本文分析了逻辑电平的基本原理，并主要研究了如何在串行数据系统中不同的逻辑电平范围之间进行转换。对逻辑电平转换的需求越来越多的数字IC采用与以往不兼容的电源电压、更低的VDD、或者VCORE和VI/O不同的双电源供电，这就提出了对于逻辑电平转换的要求。低电压混合信号IC如未能与其配合的数字器件的发展保

2、持同步，也需要使用逻辑电平转换。转换方法随着转换电平范围、需要转换的信号线数 (如，一个4线的串行外设接口(SPITM)与 32位数据总线间的转换)、以及数字信号速率的不同而不同。许多逻辑IC 能够将高电平转换成低电平(如将 5V转换到 3.3V 逻辑 )，但很少能将低电平转换成高电平(如将 3.3V 转换到 5V)。逻辑电平转换可通过一个分立的晶体管或甚至是一个电阻与二极管的组合实现。但这些方法固有的寄生电容会降低数据传输速率。尽管已有字节宽度的和字宽度的电平转换器件，但它们对本文讨论的20Mbps 的串行总线(SPI，I2CTM，USB 等）并不理想。封装尺寸大、需要使用很多引脚和I/O

3、方向引脚的转换器对于小型串行总线和外设接口并不理想。串行外设接口由单向控制线组成，数据入、数据出、时钟和片选。数据入和数据出也被称为主入从出(MISO)和主出从入(MOSI)。SPI能够使用超过 20Mbp 的时钟信号，使用CMOS 推挽逻辑。由于 SPI 是单向的，没有必要在同一根信号线上实现双向转换。这使电平转换变得简单一些，因为可以采用电阻与二极管(图1)或分立/数字晶体管(图2)等简单方案。I2C、SMBusTM和1-Wire?接口为双向、 漏极开路 拓扑。 I2C有 3个速度范围：100kbps 的标准模式，400kbps的快速模式，3.4Mbps的高速模式。双向总线的电平转换更加困

4、难，因为必须在同一根数据线上进行双向转换。基于电阻-二极管或集电极 /漏极开路的单级晶体管转换器的简单拓扑由于固有的单向性，无法满足要求。单向高到低电平转换 输入过压容差为了将逻辑电平由高向低转换，IC 厂商制造了大量的声称容许过压输入的器件。具有输入过压保护的逻辑器件是指能够承受(不被损坏)高于其电源电压的输入电压。这种具有输入保护的器件简化了从高VCC到低 VCC逻辑的转换任务，同时又增加了信噪比裕度。容许过压输入，例如容许1.8伏供电的逻辑器件接受 1.8V 或更高的逻辑电平输入。LVC 逻辑系列的器件，大部分是输入过压保护的，在需要由高向低转换的应用中表现良好。但是，相反的情况，由低到

5、高的转换并不如此简单。由低电压逻辑产生高电压逻辑的域值电平(VIH)不切实际。13图 1. 电阻 -二极管拓扑，是在同一根信号线上实现双向转换的可选技术之一。OUTPUTINPUTR3.3V1.8V4.7k ?CSTRAYAPPROX20pFSPI是 Motorola, Inc. 的一个注册商标。向 Maxim Integrated Products, Inc. 或其从属许可名义下的相关公司购买I2C元件，将传递Philips I2C专利许可，允许这些元件用于I2C系统，如果该系统符合Philips定义的I2C标准规范的话(美国专利号: 4,689,740)。SMBus是 Intel Corp

6、. 的一个商标。1-Wire是Dallas Semiconductor Corp.的一个注册商标。QSPI是 Motorola, Inc. 的一个注册商标。MICROWIRE是National Semiconductor Corp.的一个商标。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 4 页 - - - - - - - - - 当设计的电路由于连接器、高扇出和杂散电容导致高负载电容时，应注意，对于所有逻辑系列，降低电源电压也会降低驱动能力。但在3.3V 的 CMOS

7、或 TTL (LV ，LVT ，ALVT ， LVC，和 ALVC) 与 5V标准 TTL (H ，L， S， HS， LS，和 ALS) 之间是一个例外。在这些逻辑系列中，3.3V 和 5V 逻辑的触发点 (VOL， VIL，VIH，VOH)相互匹配。低 -高和高 -低混合转换诸如SPI总线类的应用要求低-高和高-低混合电平转换。例如，在工作于1.8V的处理器和工作于3.3V的外设之间。尽管可以使用以上方案进行组合，但也可使用单个芯片，如MAX1840，MAX1841，或MAX3390满足需求(见图3)。其它系统，如I2C、 1-Wire 总线，需要双向的逻辑转换。基于集电极或漏极开路单晶体

8、管的简单拓扑，由于固有的单向性，不能工作于双向总线。双向收发器方式对于更大型的字节或字宽度总线而言，由于已有WR 和 RD 信号，在不同逻辑电平之间传递数据的方法之一是使用如74CBTB3384 类的总线开关器件。这类器件专门针对在3.3V 和 5V 之间的电压下工作进行了优化。对小型的1线或 2线的总线，这种方法有两个问题。首先，需使用独立的使能引脚控制数据传输方向，这会占用宝贵的端口引脚资源。其次，需要使用大型IC ，会占用宝贵的电路板空间。所有的方案都有其优缺点，但设计者需要一款通用器件，能工作于所有电平，允许低到高和高到低的混合转换，还包括进行单向和/或双向转换。下一代双向电平转换器(

9、MAX3370 MAX3393 IC系列的MAX3370)既能满足这些要求，还能克服使用其它方案带来的问题。MAX3370使用一种传输门方法实现电平转换(见图 4)，依赖外部输出驱动器吸收电流，无论是工作在低电压还是高电压逻辑范围。这使该器件既能与漏极开路也能与推挽式输出级一起工作。而且，传输门相对较低的导通电阻(小于135?)对转换速率的影响远小于图1中串接的电阻。14图2. 分立/数字晶体管是实现双向转换的另外一种选择。INOUTGNDR1R2图 3. 一个带 SPI/QSPITM/MICROWIRETM接口，能够实现高-低和低 -高混合转换的 IC电平转换器示例。VCCSPI/QSPI/

10、MICROWIRESYSTEMSYSTEMCONTROLLERSCLKCSDOUTDINGNDGNDIOCLKRSTOUTSETPGNDGNDVCCDVCCDVCC+5.0V+3.3VMAX1840MAX1841MAX8867MAX8860SHDN*SHDNOPTIONALRININCINOPTIONALDATADDRV*SHDN FOR MAX1840 ONLY;DDRV FOR MAX1841 ONLY.*图 4. MAX3370使用一种传输门方法实现电平转换。SPEEDUPMNSWR1S1S2R2GNDI/O VCCI/O VLVCCVLMAX3370名师资料总结 - - -精品资料欢迎

11、下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 4 页 - - - - - - - - - 图 4所示的电路还有另外两个优势。首先，对漏极开路拓扑， MAX3370 使用一个 10k? 的上拉电阻与“加速” 开关并联，最大程度降低了对外接上拉电阻的要求，同时还降低了与传统漏极开路拓扑有关的RC 时间常数斜率。其次，MAX3370 的微型 SC70封装还能节省宝贵的电路板空间。解决速率问题对其它大多数漏极开路方案，RC时间常数都会限制有效数据速率(见 图5和6 )。MAX3370 IC系列包括一个专利的加速机

12、构，主动拉升上升沿，从而最大程度降低了容性负载的影响，如图 7 ，8和 9所示。当输入超过预定义的门限时，器件主动拉升上升沿，从而最大程度降低由外部寄生元件引起的偏斜。这使其能够转换由推挽驱动器产生的数据速率最高达20MHz 的信号。对源自漏极开路驱动器的信号转换速率低一些。对于其它的漏极开路拓扑，可通过外接上拉电阻提高速率。解决通用电压问题应用中理想要求是单独一个元件能以任何速度转换任意两种逻辑电平。MAX337x 系列的 IC 是为低至 1.2V 高至 5.5V 的逻辑电平所设计。一个芯片就能提供在大多数应用中需要的电平转换，而不需针对每一种电平转换都选择一种逻辑器件。以前，在同一个电路中

13、实现低到高和高到低的电平转换只能使用独立的芯片。现在，MAX337x 系列双向、拓扑无关(推挽和漏极开路)的一个单独芯片即可解决这两个问题。MAX3370 是一个单线、通用电平转换器。如需转换更多数量的I/O 信号线，请参考 表1中列出的器件。随着每个系统中I/O 电压种类的增多，对电平转换技术的需求更加紧迫。而负载电容，VCC电压幅度差异，数据速率等使问题更加复杂化。对于高到低的电平转换，如果转换电压差异较小，而且有成品器件可用(如容许过压输入的逻辑IC) ，问题则不太严重。但是，能处理较大VCC电压差异和能将低电平转换成高电平的IC 或分立元件电路就比较困难了。双向和漏极开路拓扑并不很适合

14、高速率数据。MAXIM的电平转换器降低了在宽电压范围内单/双向、推挽和漏极开路拓扑电平间转换的难度。这些IC 提供极小的封装，标准应用中不需任何外部元件。15图 6. 双晶体管收发器分别以400kHz(a)和 100kHz(b)速率将 1.8V转换成 5V的波形图，表明有效数据速率受到了限制。(a)(b)CH1 AMP1.66VCH2 AMP4.56VCH2 FREQ400.8kHzCH1 AMP1.70VCH2 AMP4.80VCH2 FREQ100.2kHz400ns/div2.00 s/div图 5. 20kHz单FET漏极开路输出波形图，表明RC时间常数会对数据速率产生影响。CH1 A

15、MP5.08VCH2 AMP1.80VCH2 FREQ20.14kHz100 s/div名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 4 页 - - - - - - - - - 16图 7. MAX3370 以 400kHz 速率将 1.8V 转换成 5V的输出波形图，容性负载效应被大幅度降低了。CH1 AMP1.68VCH2 AMP4.86VCH1 FREQ400.6kHz400ns/div图 8. MAX3370使用一个 4.7k? 上拉电阻以 400kHz速率输出

16、的波形图，容性负载效应被大幅度降低了。CH1 AMP1.76VCH2 AMP4.80VCH2 FREQ400.5kHz400ns/div图9. 此图是一个MAX3370高速测试电路满幅驱动输出的例子。I/O VCC01V/div0I/O VL100ns/divRAIL-TO-RAIL DRIVING(RATE = 2Mbps, CLOAD = 10pF,VCC = 3.3V, VL = 1.8V)表1. 多线逻辑电平转换器PartNo. of I/OChannelsUnidirectional/BidirectionalRx /TxVLRange(V)VCCRange(V)SeparateEn

17、ableSpeeds Up to:(bps)MAX3000/18Bi, 81.2 to 5.51.65 to 5.5Yes230k/4MMAX3002/38Bi, 81.2 to 5.51.65 to 5.5Yes20MMAX3013/238/4Bi, 8/41.2 to (VCC- 0.4)1.65 to 3.6Yes100MMAX3014 288Uni, full mix1.2 to (VCC- 0.4)1.65 to 3.6Yes100MMAX3370/11Bi, 11.65 to 5.52.5 to 5.5No/Yes2MMAX3372/32Bi, 21.2 to 5.51.65 to

18、 5.5Yes230kMAX3374MAX3375MAX33762Uni, 2/0Uni, 1/1Uni, 0/21.2 to 5.51.65 to 5.5Yes16MMAX3377/84Bi, 41.2 to 5.51.65 to 5.5Yes230kMAX33794Uni, 4/01.2 to 5.51.65 to 5.5Yes16MMAX33904Uni, 3/11.2 to 5.51.65 to 5.5Yes16MMAX33914Uni, 2/21.2 to 5.51.65 to 5.5Yes16MMAX33924Uni, 1/31.2 to 5.51.65 to 5.5Yes16MMAX33934Uni, 0/41.2 to 5.51.65 to 5.5Yes16MMAX13013/141/2Bi, 1/21.2 to (VCC- 0.4)1.65 to 3.6Yes100M名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 4 页 - - - - - - - - -