2022年武汉纺织大学年计算机组成原理期末试卷 .pdf

《2022年武汉纺织大学年计算机组成原理期末试卷 .pdf》由会员分享，可在线阅读，更多相关《2022年武汉纺织大学年计算机组成原理期末试卷 .pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 计算机专业09 级（120 分钟）题号一二三四五六总分得分一、单项选择题（ 10 2=20 分）1.已知 X 为整数，且 X 补 = 10011011 ，则 X 的十进制数值是 _。A、+155 B、 101 C、 155 D、+101 2.计算机中，通常用 _ 来存放访问存储器的地址。A、指令寄存器B、地址寄存器C、程序计数器D、数据寄存器3.某 SRAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。A、64，16 B、16，64 C、64，8 D、16，16 4.主存贮器和 CPU 之间增加 Cache的目的是 _。A、解决 CPU 和主存之间的速度匹配问题B、扩

2、大主存贮器容量C、扩大 CPU 中通用寄存器的数量D、既扩大主存贮器容量，又扩大CPU 中通用寄存器的数量5.在单级中断系统中， CPU 一旦响应中断，则立即置_标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A、中断允许B、中断请求C、中断屏蔽D、中断保护6.运算器的核心部件是 _。A、算术逻辑单元 ALU B、多路选择器C、通用寄存器D、输出三态门7.微程序控制器中，机器指令与微指令的关系是_。A、每一条机器指令由一条微指令来执行B、每一条机器指令由一段微指令编写的微程序来解释执行C、每一条机器指令组成的程序可由一条微指令来执行计算机组成原理 ( 六校联考 ) 2011

3、年 12月 24 日名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 5 页 - - - - - - - - - 2 D、一条微指令由若干条机器指令组成8.指令周期是指。A、CPU 从主存取出一条指令的时间B、CPU 执行一条指令的时间C、CPU 从主存取出一条指令加上CPU 执行这条指令的时间D、时钟周期时间9.多总线结构的计算机系统，采用_方法，对提高系统的吞吐率最有效。A、多端口存贮器B、提高主存的速度C、交叉编址多模块存贮器D、高速缓冲存贮器10. 周期挪用方式常用

4、于 _方式的输入 /输出中 。A、DMA B、中断C、程序传送D、通道二、填空题 (每小题 2 分，共 10 分) 1.常用的 I/O 方式中，是完全由软件实现I/O 操作的方式。2.CPU 从主存取出一条指令并执行该指令的时间叫做，它一般包含若干个，而后者一般又包含有若干个时钟周期。3.总线是构成计算机系统的互连机构，是多个之间进行数据传送的通道。4.Cache是一种存储器，是为了解决 CPU 和之间上不匹配而采用的一项重要硬件技术。5.总线的仲裁方式包括仲裁和仲裁。三、简答题 (每小题 5 分，共 15 分) 1.总线的数据传送过程大到分哪几个阶段？说明同步定时的优缺点。2.简述浮点加法运

5、算的一般步骤。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 5 页 - - - - - - - - - 3 3.简述外部中断处理的一般流程。四、计算题 (每小题 8 分，共 24 分) 1.假设 CPU 执行某段程序时，共访问Cache 2000 次，访问主存 50次。已知 Cache的存取周期为50ns，主存的存取周期为200ns。求 Cache 主存系统的命中率、效率和平均访问时间。2.设浮点数字长为 16 位，其中阶码为 5 位(含 1 位阶符 )， 尾数为 11

6、位 (含1 位数符 )， 写出53512对应的浮点规格化数的 (1)原码形式； (2)补码形式；(3)反码形式； (4)阶码用移码、尾数用补码的形式。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 5 页 - - - - - - - - - 4 3.个磁盘组共有 11片， 每片有 203道， 数据传输率为 983040Bps ，磁盘组转速为 3600rpm。假设每个记录块有1024B，且系统可挂 16 台这样的磁盘机。计算该磁盘组的总容量。五、分析题 (共 21 分) 1

7、.某 16 位机指令格式如下，试分析指令格式及寻址方式的特点。(5 分) 15 10 9 8 7 4 3 0 OP _ 源寄存器变址寄存器位移量 (16 位) 2.某机中，已知配有一个地址空间为0000H3FFFH 的 ROM 区域，现在再用8K8b 的RAM 芯片形成 16K 8b 的 RAM 区域， 起始地址为 8000H。 假设 RAM 芯片有 /CS和/WE信号控制端， CPU 的地址总线为A15 A0，数据总线D7 D0，控制信号为R/W，/MREQ。要求：画出地址译码方案并将ROM 和 RAM 与 CPU 连接。 (11 分) 3.一条 16 位机的双字长直接寻址的子程序调用指令C

8、ALL ，其第一个字为操作码和寻址特征，第二个字为地址码5000H。假设 PC 当前值为 2000H，SP的内容为 0100H，栈名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 5 页 - - - - - - - - - 5 顶内容为 2746H，存储器按字节编址， 而且进栈操作是： 先(SP) SP，后存入数据。 则 CALL 指令被读取前， PC、SP 及栈顶内容各为多少？ (5分) 六、设计题 ( 10 分) 设 CPU 内部采用非总线结构，如图所示。(1)写出取指周期（取操作码）的全部微操作。(2)写出取数指令 LDA M 、 存数指令 STA M 、 加法指令 ADD M （M均为主存地址码）在执行阶段所需的全部微操作。未采用内部总线方式的CPU 数据通路及控制信号图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 5 页 - - - - - - - - -