2022年2022年集成电路常用名词 .pdf
《2022年2022年集成电路常用名词 .pdf》由会员分享,可在线阅读,更多相关《2022年2022年集成电路常用名词 .pdf(44页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、1 AA (ACTIVE AREA) 主动区 ( 工作区 ) 主动晶体管 (ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中 ACTIVE AREA是由,一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION) 所形成的,而由于利用到局部场氧化之步骤所以 Active AREA会受到鸟嘴 (BIRDS BEAK) 之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM 之场区氧化而言大概会有O.5 UM之 BIRDS BEAK 存在也就是说 ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5U
2、MIPA (Aceton)丙酮1. 丙酮是有机溶剂的一种,分子式为CH30HCH32. 性质:无色,具剌激性薄荷臭味之液体3. 用途:在FAB内之用途,主要在于黄光室内正光阻之清洗、擦拭4毒性:对神经中枢具中度麻醉性,对皮肤粘膜具轻微毒性,长期接触会引起皮肤炎,吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。5允许浓度 :1000ppm ADI 显影后检查After Developing Inspection之缩写目的: 检查黄光室制程; 光阻覆盖对准曝光弓显影。 发现缺点后, 如覆盖不良、 显影不良等即予修改 (Rework) 以维产品良率、品质。方
3、法:利用目检、显微镜为之。AEI 蚀刻后检查1. AEI 即 After Etching Inspection,在蚀刻制程光阻去除、前反光阻去除后,分别对产品实施主检或抽样检查。2. AEI之目的有四: 2-1提高产品良率,避免不良品外流。 2-2达到品质的一致性和制程之重复性。 2-3显示制程能力之指针。 2-4防止异常扩大,节省成本3. 通常AEI 检查出来之不良品,非必要时很少做修改。因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。生产成本增高,以及良率降低之缺点。Air Shower空气洗尘室进入洁净室之前,须穿无尘衣,因在外面更衣室之故无尘衣上沽着尘埃,故进洁
4、净室之前须经空气喷洗机将尘埃吹掉。Alignment对准目的:在IC 的制造过程中,必须经过6 至 10 次左右的对准、曝光来定义电路图案,对准就是要将层层图案精确地定义显像在芯片上面。方法:利用芯片上的对准键一般用十字键和光罩上的对准键合对为之方式: 1. 人眼对准, 2.用光、电组合代替人眼,即机械式对准。ALLOY/Sinter合金化ALLOY之目的在使铝与硅基(SILICON SUBSTRATE )之接钢有OHMIC特性,即电压与电流成线性关系。ALLOY也可降低接触的阻力值。即:(1)Release 各层间的 stress (应力),形成良好的层与层之间的接触面名师资料总结 - -
5、-精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 44 页 - - - - - - - - - 2 (2)降低层与层接触面之间的电阻AL/SI 铝/ 硅 靶此为金属溅镀时所使用的一种金属合金材料利用AR游离的离子,让其撞击此靶的表面,把AL/SI的原子撞击出来,而镀在芯片表面上,一般使用之组成为AL/SI(1%) ,将此当做组件与外界导线连接。AL/SI/CU 铝/ 硅/ 铜金属溅镀时所使用的原料名称,通常是称为TARGET ,其成份为0.5% 铜,1% 硅及 98.5%铝,一般制程通常是使用9
6、9% 铝 1%硅后来为了金属电荷迁移现象(ELEC TROMIGRATION) 故渗加0.5%铜降低金属电荷迁移ALUMINUM 铝此为金属溅镀时,所使用的一种金属材料,利用AR离子,让其撞击此种材料做成的靶表面把AL原子撞击出来,而镀在芯片表面上,将此做为组件与外界导线之连接。ANGLE LAPPING 角度研磨ANGLELAPPING 的目的是为了测量JUNCTION 的深度,所作的芯片前处理,这种采用光线干涉测量的方法就称之 ANAGLE LAPPING 。公式为Xj =/NF,即 JUNCTION深度等于入射光波长的一半与干涉条纹数之乘积。 但渐渐的随着VLSI 组件的缩小, 准确度及
7、精密度都无法因应,如 SRP(SPREADING RESISTANCE PRQBING) 也是应用ANGLE LAPPING的方法作前处理,采用的方法是以表面植入浓度与阻质的对应关系求出JUNCTION 的深度,精确度远超过入射光干涉法。ANGSTROM埃是一个长度单位,其大小为1 公尺的佰亿分之一,约人的头发宽度之伍拾万分之一。此单位常用于IC制程上,表示其层( 如 SiO2,POLY ,SIN) 厚度时用。APCVD (ATMOSPRESSURE)常压化学气相沉积APCVD 为 ATMOSPHERE(大气 ), PRESSURE (压力), CHEMICAL ( 化学 ), VAPOR(
8、气相) 及 DEPOSITION ( 沉积 ) 的缩写,也就是说,反应气体 ( 如 SIH4(g) ,PH3(g), B2H6和 O2(g)) 在常压下起化学反应而生成一层固态的生成物 ( 如 BPSG)于芯片上。As75砷自然界元素之一。由33 个质子 42 个中子及 75 个电子所组成。半导体工业用的砷离子(As+) 可由 AsH气体分解而得到。As 是 N-type dopant常用做 N 场区空乏区及S/D 植入。Ashing, Stripping电浆光阻去除l. 电浆光阻去除,就是以电浆(Plasma) 的方式将芯片表面之光阻加以去除。2. 电浆光阻去除的原理系利用氧气在电浆中所产生
9、之自由基(Radical)与光阻 ( 高分子的有机物) 发生作用,产生挥发性的气体,再由邦浦抽走,达到光阻去除的目的。反应机构如下示: O + PR CO2 ; H2O ; Polymer fragments,- 3. 电浆光阻去除的生产速率(throughput)通常较酸液光阻去除为慢但是若产品经过离子植入或电浆蚀刻后表面之光阻或发生碳化或石墨化等化学作用,整个表面之光阻均已变质,若以硫酸吃光阻无法将表面已变质之光阻加以去除故均必须先以电浆光阻去除之方式来做。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - -
10、 - - - - - 第 2 页,共 44 页 - - - - - - - - - 3 Assembly 晶粒封装以树脂或陶瓷材料将晶粒包在其中以达到保护晶粒,隔绝环境污染的目的,而此一连串的加工过程即称为晶粒封装(Assembly) 。封装的材料不同,其封装的作法亦不同,本公司几乎都是以树脂材料作晶粒的封装制程包括:芯片切割晶粒目检晶粒上 架 ( 导线架, 即 Leadframe) 焊线模压封装稳定烘烤 ( 使树脂物性稳定 ) 切框、弯脚成型脚沾锡盖印完成。以树脂为材料之IC通常用于消费性产品如计算机、计算横。而以陶瓷作封装材料之IC属于高信赖度之组件,通常用于飞弹、火箭等较精密的产品上。B
11、ack Grinding晶背研磨利用研磨机将芯片背面磨薄以便测试包装,着重的是厚度、均匀度、及背面之干净度。一般 6 吋芯片之厚度约20 mil 30 mil左右,为了便于晶粒封装打线,故须将芯片厚度磨薄至10 mil-15mil左右。Bake, Soft bake, Hard bake烘培、软烤、预烤烘烤( Bake): 在机集成电路芯片的制造过程中,将芯片置于稍高温(60oC250oC)的烘箱内或热板上均可谓之烘烤。随其目的不同,可区分为软烤(Soft bake)与预烤 (Hard bake)。软烤 (Soft bake) :其使用时机是在上完光阻后,主要目的是为了将光阻中的溶剂蒸发去除,
12、并且可增加光阻与芯片之附着力。预烤 (Hard bake):又称为蚀刻前烘烤(pre-etch bake),主要目的为去除水气,增加光阻附着性,尤其在湿蚀刻 (wet etching)更为重要,预烤不全常会造成过蚀刻。BF2二氟化硼一种供做离子植入用之离子。BF2+是由 BF3气体经灯丝加热分解成: B10,B11,F19,B10 BF2,B11F2 经 Extraction拉出及质谱磁场分析后而得到。是一种p-type离子,通常用做VT 植入(层)及 S/D 质植入。BOAT晶舟BOAT原意是单木舟。在半导体IC 制造过程中,常需要用一种工具作芯片传送,清洗及加工,这种承载芯片的工具,我们称
13、之为BOAT 。一般 BOAT有两种材质,一是石英,另一是铁氟龙。石英BOAT用在温度较高 ( 大于 300C)的场合。而铁氟龙 BOAT则用在传送或酸处理的场合。B. O. E.缓冲蚀刻液B. O. E.是 HF 与 NH4F 依不同比例混合而成。6:1 BOE 蚀刻即表示HF: NH4F =l:6的成份混合而成。HF为主要的蚀刻液,NH4F 则做为缓冲剂使用。利用NH4F 固定 H 的浓度,使之保持一定的蚀刻率。 HF 会侵蚀玻璃及任何硅石的物质,对皮肤有强烈的腐蚀性,不小心被溅到,应用大量冲洗。Bonding Pad焊垫焊垫 - 晶粒用以连接金线或铝线的金属层。在晶粒封装(Assembl
14、y) 的制程中,有一个步骤是作焊线 ;即是用金线( 塑料包装体) 或铝线 ( 陶瓷包装体) 将晶粒的线路与包装体之各个接脚依焊线图(Bonding Diagram) 连接在一起,如此一来,晶粒的功能才能有效地用。由于晶粒上的金属线路的宽度及间隙都非常窄小 ( 目前 TI-Acer的产品约是0.5 微米左右的线宽或间隙) ,而用来连接用的金线或铝线其线径目前由于受到材料的延展性及对金属接线强度要求的限制,祇名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 44 页 - - -
15、 - - - - - - 4 能做到 1.0-1.3mill (25.433微米) 左右。在此情况下要把二、三十微米的金属线直接连接到金属线路间距只有0.5 微米的晶上, 一定会造成多条铝路的桥接,故晶粒上的铝路, 在其末端皆设计成一个4mil见方的金属层,此即为焊垫,以作为接线用。焊垫通常分布在晶粒之四个周边上 ( 以利封装时的焊线作业),其形状多为正方形,亦有人将第一焊线点做成圆形,以资识别。焊垫因为要作接线其上的护层必须蚀刻掉,故可在焊垫上清楚地看到 开窗线 。而晶粒上有时亦可看到大块的金属层,位于晶粒内部而非四周,其上也看不到开窗线,是为电容。Boron 硼自然界元素之一,由五个质子及
16、六个中子所组成、所以原子量是11。另外有同位素,是由5 个质子及5 个中子所组成,原子量是 10,(B10) ,自然界中这两种同位素之比例是4:1 ,可由磁场质谱分析中看出。是一种 p-type离子( B11+) ,用来做场区、井区、VT及 S/D 植入。BPSG含硼及磷的硅化物BPSG乃介于 POLY之上,METAL 之下, 可做为上下二层绝缘之用,加硼、 磷,主要目的在使回流后的STEP较平缓,以防止METAL LINE溅镀上去后,造成断线。BREAKDOWN VOLTAGE崩溃电压反向 P-N 接面组件所加之电压为P接负而 N接正,如为此种接法则当所加电压通在某个特定位以下时反向电流很小
17、,而当所加电压大于此特定位后,反向电流会急遽的增加,此特定值也就是吾人所谓的崩溃电压 (BREAKDOWN VOLTAGE) 一般吾人定义反向P+-N 接面之反向电流为1UA时之电压为崩溃电压在P+-N或为 N +- P 之接回组件中崩溃电压,随着N(或者 P)之浓度之增加而减小。Burn in预烧试验预烧 (Burn in)为可靠性测试的一种,旨在检验出那些在使用初期即损坏的产品,而在出货前予以剔除。预坏试验的作法,乃是将组件( 产品 ) 置于高温的环境下,加上指定的正向或反向的直流电压,如此残留在晶粒上氧化层与金属层之外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode
18、)提早显现出来,达到筛选、剔除早期夭折产品之目的。预烧试验分为静态预烧(Static Burn in)与动态预烧(Dynamic Burn in)两种,前者在试验时,只在组件上加上额定的工作电压及消耗额定的功率。而后者除此外并有仿真实际工作情况的讯号输入,故较接近实际况,也较严格。基本上,每一批产品在出货前,皆须作百分之百的预烧试验,但由于成本及交货期等因素,有些产品就祇作抽样 ( 部分 ) 的预烧试验,通过后才货。另外,对于一些我们认为它品质够稳定且够水准的产品,亦可以抽样的方式进行。当然,具有高信赖度的产品,皆须通过百分之百的预烧试验。CAD计算机辅助设计CAD: Computer Aid
19、ed Design 计算机辅助设计,此名词所包含的范围很广。可泛称一切以计算机为工具所进行之设计;因此不仅在IC 设计上用得到,建筑上之设计,飞机、船体之设计,都可能用到。在以往计算机尚未广泛应用时,设计者必须以有限之记亿、经验来进行设计。可是有了所谓CAD 后我们把一些常用之规则、经验存入计算机后,后面的设计者,便可节省不少从头摸索的工作,如此不仅大幅的提高了设计的效率,也提高了设计的准确度,使设计的领域进入另一新天地。CD Measurement 微距测量CD :Critical Dimension之简称。通常于一层次中,为了控制其最小线距,我们会制作一些代表性之量测图形于晶方中,通常置于
20、晶方之边缘。量测 CD 之层次通常是对于线距控制较重要之层次,如氮化硅、POLY 、CONT 、MET, 等,而目前较常用名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页,共 44 页 - - - - - - - - - 5 于量测之图形有品字型,L-BAR 等。简言之,微距测量常当作一个重要之制程指针,可代表黄光制程之控制好坏。CH3COOH 醋酸ACETIC ACID醋酸澄 清 , 无 色 液 体 , 有 刺 激 性 气 味 , 熔 点16.63oC , 沸 点118oC
21、。 与 水 、 酒 精 、乙醚互溶。可燃。冰醋酸是99.8%以上之纯化物,有别于水溶液的醋酸。食入或吸入纯醋酸有中等的毒性。对皮肤及组织有刺激性,危害性不大,被溅到用水冲洗。Chamber真空室,反应室专指一密闭的空间,而有特殊的用途、诸如抽真空,气体反应或金属溅镀等。因此常需对此空间之种种外在或内在环境加以控制;例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。Channel 信道当在 MOS 电晶注的闸极加上电压(PMOS为负, NMOS为正) 。则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下之区域形成一反转层 (Inversion l
22、ayer)。也就是其下之半导体 p-type变成 N-type Si,N-type 变成 p-type Si ,而与源极和汲极成同type ,故能导通汲极和源极。我们就称此反转层为 信道 。信道的长度Channel Length 对 MOS 组件的参数有着极重要的影响,故我们对POLY CD 的控制需要非常谨慎。Chip, Die晶粒一片芯片 (OR晶圆,即Wafer) 上有许多相同的方形小单位,这些小单位即称为晶粒。同一芯片上之每个晶粒都是相同的构造,具有相同的功能,每个晶粒经包装后,可制成一颗颗我们日常生活中常见的IC,故每一芯片所能制造出的IC 数量是很可观的。同样地,如果因制造的疏忽而
23、产生的缺点,往住就会波及成百成千个产品。CLT Carrier Life Time载子生命周期一. 定义少数载子在温度平衡时电子被束缚在原子格内,当外加能量时,电子获得能量,脱离原子格束缚形成自由形态,而参与电流导通的工作,但能量消失后,这些电子/ 电洞将因再结合因素,回复至平衡状态,因此当这些再载子由被激发后回复平衡的 Life Time。二应用范围 1.评估炉管和清洗槽的干净度 2.针对芯片之清洁度及损伤程度对 CLT值有影响为 a芯片中离子污染浓度及污染之金属种类 b.芯片中结晶缺陷浓度名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - -
24、- - - 名师精心整理 - - - - - - - 第 5 页,共 44 页 - - - - - - - - - 6 CMOS 互补式金氧半导体金属氧化膜半导体(MOS,METAL-OXIDE SEMICODUCTOR)其制造程序及先在单晶硅上形成绝缘氧化膜,再沉积一层复晶硅( 或金属 ) 做为闸极,利用加到闸极的电场来控制MOS 组件的开关 ( 导电或不导电 ) 。按照导电载子的种类,MOS又可分成两种类型:NMOS( 由电子导电 ) 和 PMOS( 由电洞导电 ) 。而互补式金氧半导体(CMOS, COMPLEMENTARY MOS ) 则是由 NMOS 及 PMOS 组合而成, 具有省
25、电, 抗噪声能力强、 一 PARTICLE免役力好等许多优点,是超大规模集成电路(VLSI) 的主流。MOS 的基本构造如图所示: Coating光阻覆盖将光阻剂以浸泡、喷雾、刷布、或滚压等方法加于芯片上,称为光阻覆盖,而效果最佳的方法还是使用旋转法。旋转法乃是将芯片以真空吸附于一个可旋转拘芯片支持器上,适量的光阻剂加在芯片中央,然后芯片开始转动,芯片上的光阻剂向外流开,很均匀的散在芯片上。要得到均匀的光阻膜。旋转速率必须适中稳定,而旋转速度和光阻剂粘滞性决定所镀光阻剂的厚度。光阻剂加上后,必须经过软烤的步骤,以除去光阻剂中过多的溶剂,进而使光阻膜较为坚硬,同时增加光阻膜与芯片的接合能力,而控
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年2022年集成电路常用名词 2022 集成电路 常用 名词
限制150内