最新复旦大学(微电子)半导体器件第八章MOSFET精品课件.ppt

《最新复旦大学(微电子)半导体器件第八章MOSFET精品课件.ppt》由会员分享，可在线阅读，更多相关《最新复旦大学(微电子)半导体器件第八章MOSFET精品课件.ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、MOSFET结构示意图结构示意图()pn或耗尽型增强型增强型：栅极不加电压时表面没有沟道，源和漏之间不导通。栅极加电压使沟道逐步形成，沟道内载流子逐步增加，导电能力逐步增强。耗尽型：栅极不加电压时表面就有沟道，源和漏之间处于导通状态。栅极加电压使沟道逐步耗尽，导电能力逐步减弱。左图为MOSFET结构示意图。MOSFET有增强型和耗尽型两种，在左下图中给出。MOSFET 的可调电阻区的可调电阻区 (线性区线性区)沟道中反型电子电荷面密度沟道中反型电子电荷面密度y0LV(0) = 0V(L) = VDSBTGSoxnVVCQ反型层薄层电阻反型层薄层电阻chchnnchshddQdR1TGSoxnn

2、nVVCQ11DSTGSnoxshDSchDSDSVVVLWCWLRVRVI可调电阻可调电阻严格推导（考虑到严格推导（考虑到VDS 对沟道中反型电子浓度的影响）：对沟道中反型电子浓度的影响）：强反型条件下（强反型条件下（VGS VT）VDS 较小时较小时221DSDSTGSnoxDSVVVVLWCILWCnox跨导参数跨导参数(1) 当当 VDS = VDSsat 时时定义定义 VDSsat VGS VT Qn(L) = 0反型电子消失反型电子消失沟道被沟道被夹断夹断221TGSTGSTGSnoxDSVVVVVVLWCIMOSFET 的饱和区的饱和区Leff Ly222121DSsatTGSn

3、oxVVVLWC(2) 当当 VDS VDS sat 时时夹断点左移，有效沟道缩短夹断点左移，有效沟道缩短LLLLLLeff1221DSsatDSsatDSVIIIDSsat 不饱和，不饱和，沟道长度调制效应沟道长度调制效应NMOS（增强型）（增强型）NMOS（耗尽型）（耗尽型）PMOS（增强型）（增强型）PMOS（耗尽型）（耗尽型）四种四种 MOSFET 的输出特性的输出特性沟道长度调制效应 沟道长度调制效应使输出特性的饱和区发生倾斜。MOSFET 的转移特性的转移特性IDSsat VGS（VDS为参量）为参量）NMOS（增强型）（增强型）输入输入G输出输出SSD注：需保证注：需保证 VDS

4、 VGS VT 四种四种 MOSFET 的转移特性的转移特性NMOS（增强型）（增强型）NMOS（耗尽型）（耗尽型）PMOS（增强型）（增强型）PMOS（耗尽型）（耗尽型）MOSFET 的跨导的跨导定义：跨导定义：跨导 gmDSVGSDSmVIgS 1 西门子西门子=DSV TGSVV线性区线性区饱和区饱和区提高提高 gm 的途径：的途径：1o n tox ox Cox W/L gm 2o VGS gms MOSFET 的击穿特性的击穿特性1. 源漏击穿源漏击穿1. 源漏击穿源漏击穿2. 栅击穿栅击穿漏漏-衬底衬底pn结雪崩击穿结雪崩击穿沟道雪崩击穿沟道雪崩击穿漏源势垒穿通漏源势垒穿通(1)

5、漏漏-衬底衬底 pn 结雪崩击穿结雪崩击穿 ( BVDS )n+n+p-SiVGSVDSAcsDSqNEBV22NA BVDS 线性区线性区饱和区饱和区击穿区击穿区MOSFET 的击穿特性的击穿特性(2) 沟道雪崩击穿沟道雪崩击穿n+n+p-SiVGS VTVDSSB.。VDS Ey 当当 Ey Ec 时，沟道击穿时，沟道击穿电子：沟道电子：沟道 D 沟道沟道 SiO2空穴：沟道空穴：沟道 B(3) 漏源势垒穿通漏源势垒穿通n+n+p-SiVGSVDSSBE(x)x0LDsAPTVLqNV22扩散势扩散势 0.7 VDMOSFET 的栅击穿的栅击穿SiO2 击穿电场击穿电场 Ec = (510

6、) 106 V/cm Eg. Cox = 1 pF，tox = 100 nm，Q = (510) 10 11 CV/cm 1056oxoxoxCtQE n+n+p-SiGDn+S栅击穿！栅击穿！齐纳二极管齐纳二极管（隧道二极管）（隧道二极管）dtdVCGDGDdtdVCGSGSMOSFET 的电容的电容n+n+GSDiGiSiDCGSOCGDOCJSCJDCGBBMOSFET 的高频等效电路的高频等效电路最高振荡频率最高振荡频率GSmimCgCgf22maxgmvGS+ GSDCGSgD 1S +CGD = 0（饱和区）（饱和区）vGS其中（饱和区）其中（饱和区）TGSoxnmVVLWCgWL

7、CCCoxGGS3232 考虑到实际考虑到实际 MOSFET 的寄生电容的寄生电容（尤其是栅漏交迭电容（尤其是栅漏交迭电容 CGDO），）， CGDO 作为反馈电容耦合进作为反馈电容耦合进Ci，GDOVmGDOGDVGSOGSmimCGgCCGCCgCgf12122max减小减小 Overlap，降低寄生电容，可采用自对准多晶硅栅工艺。，降低寄生电容，可采用自对准多晶硅栅工艺。MOSFET 的开关特性的开关特性v (t)VTvGS (t)10%90%0tontofftvDS (t)IDSVDSABMOS 倒相器开关特性：倒相器开关特性： Von 0（导通有电阻）（导通有电阻）； 开关速度取决于

8、对电容的开关速度取决于对电容的充放电和载流子渡越时间。充放电和载流子渡越时间。 Ioff 0（亚阈值电流）（亚阈值电流）；VonVoff0VDD负载线负载线+VDDvDS(t)vGS(t)+ RDC+ 几种几种 MOS 倒相器倒相器+VDDRDC+VDDCM2M1+VDDCM2M1+VDDCM2M1电阻负载型电阻负载型 MOS 倒相器倒相器E-E MOS 倒相器倒相器E-D MOS 倒相器倒相器CMOS 倒相器倒相器MOS 倒相器负载线和电压传输特性倒相器负载线和电压传输特性IDS0VDDIonVDS电阻型负载电阻型负载E-E MOSE-D MOSCMOSCMOS的结构 CMOS是一个N沟MO

9、S和一个P沟MOS组成的倒相器，它的结构示意图为：N-SiPN+N+p+p+CMOS 倒相器电传输特性倒相器电传输特性四种倒相器的比较 在数字电路中应用的倒相器和前面讲的开关要求不完全相同。它的功能是：输入低电压到高电压的跃变转变为高电压到低电压的跃变。它的要求是：低功耗、高速度、充分利用电源电压得到大的输出摆幅。 从这些要求出发，CMOS的突出优点是功耗低、电压摆幅大；而E-DNMOS占用面积小、速度比较快、电压摆幅也比较大；EE-NMOS性能最差，但是最容易制造。MOSFET按比例缩小规则集成电路技术的发展缩小器件和电路的尺寸，为了降低成本和缩短设计时间通常对MOSFET采用按比例缩小规则

10、。最简单的办法是：把沟道长度L、宽度W、氧化层厚度tox、栅电压和漏电压都除以某一比例系数，而杂质浓度则乘以该比例系数。这时在缩小器件尺寸时提高了器件的工作速度和集成度而沟道内的电场保持不变。按照以上的按比例缩小规则制作的器件：器件的工作速度提高倍、密度增加2倍、功耗降低2倍、阈值电压的减小接近倍；而亚阈值电流基本不变。与此同时由于寄生电容没有减少和互连电阻增加会使延迟时间增加。MOSFET 的二级效应的二级效应1o 非常数表面迁移率效应（表面散射、栅电场）非常数表面迁移率效应（表面散射、栅电场） ；3o 体电荷效应；体电荷效应；4o 沟道长度调制效应；沟道长度调制效应；5o 源漏串联电阻寄生

11、效应；源漏串联电阻寄生效应；6o 亚阈值效应；亚阈值效应；7o 衬偏效应；衬偏效应；8o 短沟道效应。短沟道效应。2o 漏端速度饱和效应；漏端速度饱和效应；9o CMOS闭锁效应；闭锁效应；亚阈值效应 回忆我们前面假设表面呈现强反型时MOSFET沟道开始形成，源、漏之间开始导通。 实际上MOSFET源、漏之间加上电压以后，源端PN结处于正向，就会有非平衡载流子注入，漏端PN结就会收集到注入的非平衡载流子，同时还有反向的产生电流（包括表面态的产生电流），所以在强反型之前源、漏之间就会有电流，这就称为亚阈值电流。亚阈值特性亚阈值特性沟道长度调制效应 沟道长度调制效应会导致饱和电流区伏安特性倾斜。表

12、面迁移率和漏端速度饱和效应 由于二氧化硅和硅的界面有许多杂质缺陷，而且载流子被束缚在表面非常狭窄的势阱里，所以表面载流子的迁移率比体内要低很多。 通常硅表面的电子和空穴的迁移率约为： 垂直表面的电场越强表面迁移率越小。 漏端势垒区电场很强，载流子流进势垒区后就会出现速度饱和效应。 n = 550 950 cm2/V s p = 150 250 cm2/V s n/ p=24体电荷效前面给出MOSFET特性公式：221DSDSTGSnoxDSVVVVLWCI 在该公式中认为沟道中耗尽层宽度是不变的，实际上由于漏端和源端存在电势差，沟道的宽度当然也不一样，考虑到这个因素以后必须计入沟道体电荷变化部

13、分对阈值电压的贡献。CMOS闭锁效应前面看到CMOS结构有寄生的NPNP结构。NPNP结构可以看作由PNP和NPN两个晶体管的复合结构。P NP NP P N N N P 从图中不难看出这是一个触发器，只要两个晶体管共基极电流增益之和等于1，该结构就处于导通状态。当上端接正时中间的PN结是反向的，而上端接负时上下两个PN结都是反向的，因此可以认为它们处于截至状态。这时电流很小，电流增益也很小，不会导通。如果由于电压波动或辐射效应使两端电压瞬时超过击穿电压，那么该结构将被触发导通，这时电流很大。如果电压恢复正常，由于电流比较大，电流增益比较大，所以该结构会在比较低的电压下保持导通状态，使CMOS的电压锁定在低电压情况下而不能正常工作。解决的办法是：在设计结构上尽量减少寄生晶体管电流增益或采用SOI工艺消除寄生晶体管。小尺寸效应 随着晶体管尺寸的逐步缩小，前面的简单一维模型不再适用，这时需要把晶体管结构分割成小单元，用二维甚至三维模型求解。重点内容 阈值电压的控制的主要途径 跨导的表达式 高频的表达式及提高频率特性的途径 决定开关特性的因素 几种倒相器的比较习题 写出增强型NMOSFET的阈值电压公式。 写出增强型NMOSFET的伏安特性公式。 画CMOS结构的示意图。37 结束语结束语