2022年电路设计技术规范 .pdf

《2022年电路设计技术规范 .pdf》由会员分享，可在线阅读，更多相关《2022年电路设计技术规范 .pdf（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电路设计技术规范按部位分类技术规范内容1 电路设计信号滤波腿耦：对每个模拟放大器电源，必需在最接近电路的连接处到放大器之间加去耦电容器。对数字集成电路，分组加去耦电容器。在马达与发电机的电刷上安装电容器旁路，在每个绕组支路上串联R-C滤波器，在电源入口处加低通滤波等措施抑制干扰。安装滤波器应尽量靠近被滤波的设备，用短的，加屏蔽的引线作耦合媒介。所有滤波器都须加屏蔽，输入引线与输出引线之间应隔离。2 电路设计将具有辐射源特征的电路装在金属屏蔽内，使其瞬变干扰最小。3 电路设计每 个IC 的 电 源 管 脚 要 加 旁 路 电 容 （ 一 般 为104） 和 平 滑 电 容(10uF100uF)到

2、地，大面积IC 每个角的电源管脚也要加旁路电容和平滑电容4 电路设计滤波器选型的阻抗失配准则：对低阻抗噪声源， 滤波器需为高阻抗 （大的串联电感）；对高阻抗噪声源，滤波器就需为低阻抗（大的并联电容）5 电路设计电容器外壳、辅助引出端子与正、负极以及电路板间必须完全隔离6 电路设计滤波连接器必须良好接地，金属壳滤波器采用面接地。7 电路设计电压校准电路：在输入输出端，要加上去耦电容（比如0.1F），旁路电容选值遵循10 F/A的标准。8 电路设计信号端接：高频电路源与目的之间的阻抗匹配非常重要，错误的匹配会带来信号反馈和阻尼振荡。过量地射频能量则会导致EMI 问题。此时，需要考虑采用信号端接。信

3、号端接有以下几种：串联/源端接、并联端接、RC端接、 Thevenin 端接、二极管端接。9 电路设计MCU 电路：I/O 引脚：空置的I/O 引脚要连接高阻抗以便减少供电电流。且避免浮动。IRQ引脚： 在 IRQ引脚要有预防静电释放的措施。比如采用双向二极管、Transorbs 或金属氧化变阻器等。复位引脚：复位引脚要有时间延时。以免上电初期MCU 即被复位。振荡器：在满足要求情况下，MCU 使用的时钟振荡频率越低越好。让时钟电路、校准电路和去耦电路接近MCU放置10 电路设计小于 10 个输出的小规模集成电路，工作频率50MHZ 时，至少配接一个 0.1uf 的滤波电容。工作频率50MHZ

4、 时，每个电源引脚配接一个 0.1uf 的滤波电容11 电路设计对于中大规模集成电路，每个电源引脚配接一个0.1uf 的滤波电容。 对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每 5 个输出配接一个0.1uf 滤波电容。12 电路设计对无有源器件的区域，每6cm2 至少配接一个0.1uf 的滤波电容13 电路设计对于超高频电路，每个电源引脚配接一个1000pf 的滤波电容。对电源引脚冗余量较大的电路也可按输出引脚的个数计算配接电容的个数，每 5 个输出配接一个1000pf 的滤波电容名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - -

5、- - - - - - 名师精心整理 - - - - - - - 第 1 页，共 3 页 - - - - - - - - - 14 电路设计高频电容应尽可能靠近IC电路的电源引脚处。15 电路设计每 5 只高频滤波电容至少配接一只一个0.1uf 滤波电容；16 电路设计每 5 只 10uf 至少配接两只47uf 低频的滤波电容；17 电路设计每 100cm2 范围内，至少配接1 只 220uf 或 470uf 低频滤波电容；18 电路设计每个模块电源出口周围应至少配置2 只 220uf 或 470uf 电容，如空间允许，应适当增加电容的配置数量；19 电路设计在开关和闭合器的开闭过程中，为防止

6、电弧干扰，可以接入简单的RC网络、电感性网络，并在这些电路中加入一高阻、整流器或负载电阻之类，如果还不行，就将输入和载出引线进行屏蔽。此外，还可以在这些电路中接入穿心电容。20 电路设计脉冲与变压器隔离准则：脉冲网络和变压器须隔离，变压器只能与去耦脉冲网络连接，且连接线最短。21 电路设计各功能单板电源引进处要采用合适的滤波电路，尽可能同时滤除差模噪声和共模噪声，噪声泄放地与工作地特别是信号地要分开，可考虑使用保护地；集成电路的电源输入端要布置去耦电容，以提高抗干扰能力22 电路设计明确各单板最高工作频率，对工作频率在160MHz（或 200 MHz）以上的器件或部件采取必要的屏蔽措施，以降低

7、其辐射干扰水平和提高抗辐射干扰的能力23 电路设计继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数24 电路设计在继电器接点两端并接火花抑制电路（一般是RC串联电路， 电阻一般选几 K 到几十 K，电容选 0.01uF），减小电火花影响25 电路设计电路板上每个IC要并接一个0.01F0.1F 高频电容，以减小IC 对电源的影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果26 电路设计许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或

8、稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容组成形滤波电路，当然条件要求不高时也可用100电阻代替磁珠27 电路设计如果单片机的I/O 口用来控制电机等噪声器件，在 I/O 口与噪声源之间应加隔离（增加形滤波电路）。控制电机等噪声器件，在I/O 口与噪声源之间应加隔离（增加形滤波电路）。28 电路设计在单片机 I/O 口， 电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能29 电路设计对于单片机闲置的I/O 口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源30 电路设计对单片机使用电源

9、监控及看门狗电路，如：IMP809，IMP706，IMP813，X25043，X25045 等，可大幅度提高整个电路的抗干扰性能。31 电路设计在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路32 电路设计如有可能，在PCB板的接口处加RC低通滤波器或EMI 抑制元件（如磁珠、信号滤波器等），以消除连接线的干扰；但是要注意不要影响有用信号的传输名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 3 页 - - - - - - - - - 33 电路设计时钟输出

10、布线时不要采用向多个部件直接串行地连接称为菊花式连接；而应该经缓存器分别向其它多个部件直接提供时钟信号34 电路设计在靠近连接器的地方，要将连接器上的信号用一个L-C或者磁珠 -电容滤波器接到连接器的机箱地上。35 电路设计电子设备内部的电源分配系统是遭受ESD电弧感性耦合的主要对象，电源分配系统防ESD 措施： 1 将电源线和相应的回路线紧密绞合在一起；2 在每一根电源线进入电子设备的地方放一个磁珠；3 在每一个电源管脚和紧靠电子设备机箱地之间放一个瞬流抑制器、金属氧化压敏电阻 (MOV)或者 1kV 高频电容；4 最好在 PCB上布置专门的电源和地平面，或者紧密的电源和地栅格，并采用大量旁

11、路和去耦电容。36 电路设计在接收端放置串联的电阻和磁珠，对易被ESD击中的电缆驱动器，也可在驱动端放置串联的电阻或磁珠。37 电路设计在接收端放置瞬态保护器。1 用短而粗的线 (长度小于5 倍宽度，最好小于 3 倍宽度 )连接到机箱地。2 从连接器出来的信号线和地线要直接接到瞬态保护器，然后才能接电路的其它部分。38 电路设计在连接器处或者离接收电路25mm(1.0 英寸 )的范围内， 放置滤波电容。1 用短而粗的线连接到机箱地或者接收电路地(长度小于5 倍宽度，最好小于 3 倍宽度 )。2 信号线和地线先连接到电容再连接到接收电路。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 3 页 - - - - - - - - -