第6章 时序逻辑电路-习题答案.doc
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《第6章 时序逻辑电路-习题答案.doc》由会员分享,可在线阅读,更多相关《第6章 时序逻辑电路-习题答案.doc(7页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精品文档,仅供学习与交流,如有侵权请联系网站删除第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路,画出状态图。题图6-1解: ,状态表入答案表6-1所示,状态图如图答案图6-1所示。 答案表6-1Q2n Q1n Q2n+1 Q1n+1Z0 00 11 01 10 11 11 10 00001 答案图6-16-2 分析题图6-2所示的同步时序电路,画出状态图。题图6-2解:按照题意,写出各触发器的状态方程入下:状态表入答案表6-2所示,状态图如图答案图6-2所示。答案表6-2A Q2n Q1nQ2n+1 Q1n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 0
2、1 1 10 01 10 00 10 11 00 10 0答案图6-26-3分析题图6-3所示的同步时序电路,画出状态图。题图6-3解:按照题意,写出各触发器的状态方程入下:答案表6-3 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 10 0 01 1 10 1 0答案图6-36-4 在题图6-4所示的电路中,已知寄存器的初始状态Q1Q2Q3=111。试问下一个时钟作用后,寄存器所处的状态?经过多少个CLK脉冲作用后数据循环一次,并列出状态表。题图6-4解:下一个时钟作用后,寄存器所处的状态为“011”。经过四个
3、CLK脉冲作用后数据循环一次,波形如图答案图6-4所示。状态表如答案表6-4所示:答案表6-4CLKQ1 Q2 Q3 012341 1 1 0 1 10 0 11 0 01 1 0答案图6-46-5 做出题图6-5所示的时序逻辑电路的状态转换表,状态转换图和时序图,并分析之。题图6-5解:根据题图6-5可以写出电路的驱动方程:将驱动方程带入JK触发器的特征方程:写出输出方程:电路无输入变量,次态和输出只取决于电路的初态,设初态为,代入其状态方程及输出方程,得:设初态为,代入其状态方程及输出方程,得:设初态为,代入其状态方程及输出方程,得:如此继续,依次得到100,101,110,000,又返回
4、最初设定的初态,列出其状态转换表。 答案表6-5CLKQ3 Q2 Q1 Y 01234567010 0 0 0 0 0 1 0 0 1 0 00 1 1 01 0 0 01 0 1 01 1 0 10 0 0 01 1 1 10 0 0 0 答案图6-5每经过七个时钟触发脉冲以后输出端Y从高电平跳变为低电平,且电路的状态循环一次。所以此电路具有对时钟信号进行计数的功能,且计数容量等于七,称为七进制计数器。若电路初态为111,代入方程得:,状态图如答案图6-5所示。时序图如答案图6-6所示: 答案图6-66-6 分析如题图6-6所示的计数器逻辑图,并回答:(1)判断是何种类型计数器;(2)画出此
5、计数器的状态图;(3)判断此计数器是否可以自启动,若是请进行自启动分析,并画出状态图,若不是,画出无效状态图,将电路改正为自启动的电路。题图6-6解:(1)扭环形计数器;(2)此计数器的状态图如答案图6-7所示(3)由此状态图可以看出此电路不能自启动。答案图6-7为了使电路能够自启动,修改电路以后的状态图如答案图6-8所示。逻辑图如答案图6-9所示。答案图6-8答案图6-96-7 如题图6-7所示电路为循环移位寄存器,设电路的初始状态为Q0Q1Q2Q3=0001。列出该电路的状态表,并画出Q0、Q1、Q2和Q3的波形。题图6-7解: 电路波形图如答案图6-10:答案图6-106-8 设计一个7
6、进制的加法器,规则是逢七进一,并产生一个进位。解: 写出状态图:如答案图6-11所示。因需用3位二进制代码,选用3个CLK下降沿触发的JK触发器,分别用FF0、FF1、FF2表示。时钟方程是 答案图6-11答案图6-12输出方程见答案图6-12。的卡诺图填写如下(见答案图6-13):答案图6-13化简卡诺图得到: 与JK触发器的特征方程比较得到:根据连线定义,连线电路图如答案图6-14。并将无效状态111带入状态方程计算: 答案图6-14可见111的次态是有效状态000,电路能够自启动。6.9 设计一个串行数据检测电路,当连续输入三个或三个以上1时,电路的输出为1,其他情况下输出为0。例如:输
7、入X101100111011110输出Y000000001000110解:设电路开始处于初始状态为S0。第一次输入1时,由状态S0转入状态S1,并输出0;若继续输入1,由状态S1转入状态S2,并输出0;如果仍接着输入1,由状态S2转入状态S3,并输出1;此后若继续输入1,电路仍停留在状态S3,并输出1。电路无论处在什么状态,只要输入0,都应回到初始状态,并输出0,以便重新计数。原始状态图中,凡是在输入相同时,输出相同、要转换到的次态也相同的状态,称为等价状态。状态化简就是将多个等价状态合并成一个状态,把多余的状态都去掉,从而得到最简的状态图。所得原始状态图中,状态S2和S3等价。因为它们在输入
8、为1时输出都为1,且都转换到次态S3;在输入为0时输出都为0,且都转换到次态S0。所以它们可以合并为一个状态,合并后的状态用S2表示。等价图请见答案图6-15。答案图6-15选用2个CLK下降沿触发的JK触发器,分别用FF0、FF1表示。采用同步方案,即取:答案图6-16与JK触发器的特征方程比较得到:连线电路图如答案图6-17。答案图6-17将无效状态11代入输出方程和状态方程计算,电路能够自启动。6.10 设计一个串行数码检测电路。当电路连续输入两个或者两个以上的1后,再输入0时,电路输出为高电平,否则为0。使用JK触发器实现此电路。解: 设S0为初始状态或00的状态,S1为01的状态,S
9、2为11的状态。假设电路开始处于S0状态。第一次输入1时,由状态S0转入状态S1,并输出0;若继续输入1,由状态S1转入状态S2,并输出0;此后若继续输入1,电路仍停留在状态S2,并输出0。在状态S2后若输入0,回到初始状态S0,并输出1;而在其他的状态下输入0都会回到S0,并输出0。由此画出状态图:X/Y选用2个JK触发器,分别用FF0、FF1表示。触发器的状态及输出卡诺图如下:与JK触发器的特征方程比较得到:根据连线定义,连线电路图如答案图6-18。答案图6-186.11 用T触发器设计一个可变进制同步计数器。当X = 0时,该计数器为三进制加法计数器;当X = 1时,该计数器为四进制加法
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第6章 时序逻辑电路-习题答案 时序 逻辑电路 习题 答案
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内