最新IRIG-B码对时方式在继电保护装置中的应用.doc





《最新IRIG-B码对时方式在继电保护装置中的应用.doc》由会员分享,可在线阅读,更多相关《最新IRIG-B码对时方式在继电保护装置中的应用.doc(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、精品资料IRIG-B码对时方式在继电保护装置中的应用.IRIG-B码对时方式在继电保护装置中的应用IRIG-B码对时方式在继电保护装置中的应用导读摘要:随着变电站自动化技术的发展,对变电站内时间的精确和统一提出了更高的要求。本文提出了一种采用IRIG-B时间码来时时的方案。在这种对时方案中,每个变电站只安装一个GPS接收装置,利用RS422485总线传输IRIG-摘要:随着变电站自动化技术的发展,对变电站内时间的精确和统一提出了更高的要求。本文提出了一种采用IRIG-B时间码来时时的方案。在这种对时方案中,每个变电站只安装一个GPS接收装置,利用RS422485总线传输IRIG-B码,保护装置
2、对IRIG-B码解码器后,来设置自己的时间。本文还详细介绍了IRIG-B码的概念和原理以及用CPLD实现IRIG-B码解码器的设计思想和实现方法。IRIG-B码时时方式简化了回路设计,并且能够可靠地提供精确的时间信息,必将在电力系统中得到广泛的应用。关键词:IRIG-B时间码;继电保护;对时;CPLD 时间的精确和统一是变电站自动化系统的最基本要求。只有电力系统中的各种自动化设备(如故障录波器、继电保护装置、RTU微机监控系统等)采用统一的时间基准,在发生事故时,才能根据故障录波数据,以及各开关、断路器动作的先后顺序和准确时间,对事故的原因、过程进行准确分析。统一精确的时间是保证电力系统安全运
3、行,提高运行水平的一个重要措施。全球定位系统(GPS)的出现为实现这些需求提供了可能。 基于GPS的对时方式有3种:1)脉冲对时方式;2)串行口对时方式;3)IRIG-B时间编码对时方式。脉冲对时和串行口对时各有优缺点,前者精度高但是无法直接提供时间信息,而后者对时精度比较低。IRIG-B码对时方式兼顾了两者的优点,是一种精度很高并且又含有绝对的精确时间信息的对时方式,采用IRIC-B码对时,就不再需要现场总线的通信报文对时,也不再需要GPS输出大量脉冲节点信号。国家电网公司发布的技术规范中明确要求新投运的需要授时的变电站自动化系统间隔层设备,原则上应采用IRIG-B码(DC)方式实现对时。1
4、 继电保护装置对时方案 一个变电站内配置一套时间同步系统,该时间同步系统可由一面或多面时钟装置屏组成。时问同步系统的结构可采用主从式或主备式结构。时间同步系统与被授时的继电保护装置之间采用EIA RS-422485接口标准来传输IRIG-B(DC)码信号。不同厂家的保护装置仅需具有EIA RS422485接口的IRIG-B码解码器,即可接入变电站统一对时网络。保护装置内嵌IRIG-B码解码模块,采用图1中的对时模式,即由IRIG-B码解码模块检测出时间信息和对时脉冲,通过串口将时间信息直接下发到各个功能插件。各功能插件都直接从对时模块引入对时脉冲。2 IRIG-B码解码模块的硬件设计 早期的B
5、码解码设备多采用TTL集成电路与单片机相结合的方法来实现,利用门电路和触发器从编码信号中提取出秒同步信号,而用单片机实现时间信息的解码。目前该方法仍在使用,但该方法存在器件较多,结构复杂,可靠性差、同步精度不高、通用性差、不利于功能扩展等问题。 为了解决上述问题,在本设计中,采用CPLD芯片来实现IRIG-B码的解码,采用的是Altera公司的EPM3256。开发仿真软件采用的是MAX+ PLUS,它可以进行原理图编辑和VHDL语言编辑,并支持这些编辑方式的混合设计。在本设计中利用VHDL语言进行底层模块的设计,用原理图进行上层模块的设计。该软件具有门级仿真功能,可以进行功能和时序仿真,并且支
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 最新 IRIG 时方 保护装置 中的 应用

限制150内