微机原理考试重点word资料7页.doc

《微机原理考试重点word资料7页.doc》由会员分享，可在线阅读，更多相关《微机原理考试重点word资料7页.doc（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、如有侵权，请联系网站删除，仅供学习与交流微机原理考试重点【精品文档】第 7 页1：冯诺依曼关于计算机系统运行的核心思想是程序存储和程序控制两个概念。2：微机系统的结构特点，是把运算器和控制器部件集成一块集成电路芯片内，该芯片被称为微处理器CPU。3：微机系统采用总线结构，按照所传送信息的类型的不同，总线可分为地址总线AB、数据总线DB、控制总线CB。4：微机的工作过程，是取指令、分析指令和执行指令三个步骤不断循环。5：8088CPU有20位地址总线，可直接寻址的内存空间是1MB，相应的物理地址范围为00000H到FFFFFH。6：8088CPU内部有四个16位段寄存器，分别是代码段寄存器CS、

2、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。7：从编程结构来看，8086CPU可分为总线接口部件BIU和执行部件EU两大部分，前者的主要功能是控制与片外的数据传送（存储器和I/O口），后者的主要功能是分析执行指令。8：ALU单元在8086CPU的执行部件EU中，可进行算术运算和逻辑运算。 EU包括ALU，通用寄存器和状态寄存器。 BIU有段寄存器、指令指针、地址加法器和指令队列缓冲器组成。9：8086CPU内部指令队列为6B；8088内部指令队列为4B。10：8086CPU被复位后，其内部一些寄存器状态为：标志寄存器F=0000H，代码段寄存器CS=0FFFFH。11：8088CPU

3、的20位地址总线中，高四位是地址/状态复用总线；低八位是地址/数据复用总线。12：CPU中得两个基址寄存器分别是数据段寄存器基址BX、堆栈段寄存器基址BP；两个变址寄存器分别是源变址寄存器SI、目的变址寄存器DI。13：8086CPU中有一个16位标志寄存器，其中包括6个状态标志和3个控制标志。14：在最小工作模式下，8086、8088微机系统的控制信号由CPU直接产生；而在最大工作模式下，控制信号则由总线控制器8288根据CPU的控制而产生，系统可以配置多个协处理器。15：要把一项数据写入某I/O端口，8088CPU产生的下列控制信号电平状态为：RD=1，WR=0，M/IO=1。16：若某C

4、PU的主频为8MHz，其时钟周期为0.125S，典型的总线周期为0.5S。17：指令MOVBX+DI，AX中，源操作数采用寄存器寻址方式，目的操作数采用基址+变址寻址方式。SI、DI、BX默认数据段；BP默认堆栈段。18：堆栈是微机内存中得一个特殊区域，它按照后进先出的原则工作，段地址由堆栈段SS寄存器提供，偏移地址由堆栈指针SP寄存器提供，堆栈指针总是指向栈顶。19：数据传送类指令中，只有POPF和LAHF两种指令影响标志位。20：若AX=0E3FFH，BX=0FE00H，则执行CMPAX，BX后AX=0E3FFH，CF=1，SF=1。21：控制转移类指令，有转移、调用和返回三种类型，其共同

5、点是能够更新IP寄存器及CS寄存器的内容。22：根据提供或接收操作数功能部件不同，微机系统中的操作数有寄存器操作数、存储器操作数和I/O端口操作数三种形式。23：8086/8088指令系统采用变长代码的形式，最长指令的代码为6字节，最短指令代码为1字节。24：一般来说，指令包括操作性质和操作对象两个部分，其中前者是必不可少的，后者则是可有可无、可多可少。25：逻辑运算类指令中，逻辑非NOT指令为单操作数指令，测试TEST指令的运行不影响目的操作数。26：对一个字节的压缩BCD码进行不带进位的循环移位操作，移位次数为4时，则高低位互换；移位次数为8时，内容得到恢复。27：输入输出指令中得端口操作

6、数，当端口地址为8位时，可以采用直接寻址方式，也可采用间接寻址方式；当端口地址为16位时，只能采用间接寻址方式。28：存储器操作数有段地址，偏移地址和类型三个方面的属性。29：串操作指令中得串，可能是字节串，也可能是字串，是指存放在内存连续区域中的多项数据。30：BCD码有两种不同的格式，即压缩BCD码和非压缩BCD码。前者一个字节表示2位十进制数，后者一个字节中只用低四位表示一位十进制数，高四位置0。31：伪指令在源程序的汇编及连接过程中起作用，而指令则在程序的执行过程中起作用。32：汇编语言源程序中得标示符，可用以标识常量、变量、表达式、段、过程（宏指令）等组成汇编语言程序的基本要素。33

7、：变量和符号同属于存储器操作数，都有段地址、偏移地址和类型三种属性。变量是数据存储单元的符号地址，标号是指令代码的符号地址。34：变量的属性值可取1、2、4，表示依稀那个数据的字节数；而标号的属性值只能取-1、-2表示标号所对应地址操作数的NEAR及FAR属性。35：运算符NOT、OFFSET、XOR、LE的优先级由高到低的顺序是OFFSET、LE、NOT、XOR。36：在进行汇编语言程序设计的过程中，可以通过BIOS调用及DOS调用，实现对通用外部设备的操作控制。37：主程序向子程序传递参数，可以采用寄存器、数据段或附加段、堆栈三种途径。38：通过CALL、INT指令，可以调用已有的子程序。

8、39：基本的输入输出系统BIOS，存储在ROM中。40：伪指令中除了定义数据伪指令，其余均不占用内存空间。41：可用来临时改变存储器的操作数属性的运算符为THIS。42：按危机系统中位置及作用方式的差异，存储器系统主要包括缓存、内存及外存三个部分。43：存储容量、存取速度及成本是存储器系统的主要性能指标。44：内部存储器系统主要包括存储体、地址译码器、片选与读/写控制电路及I/O电路等主要组成部分45：内部存储器系统的地址译码，有单级译码和双极译码两种方式。46：RAM存储器有静SRAM和动DRAM两种形式；ROM存储器有掩膜MROM、可编程PROM和可擦除EPROM等类型。47：RAM存储器

9、有两种特点，分别为：属于易失性存储器，在线运行过程中随机进行读/写操作；ROM与之相反。48：某RAM芯片的规格为512*8，且同时接受地址信号，则该芯片所需要的地址信号引脚数为9，数字信号引脚数为8。49：利用存储器芯片构成存储器系统，包括位扩展，字扩展和位字扩展三种方式。50：Cache的中文名为高速缓冲存储器，在系统中位于CPU和主存之间。CPUCACHE主存（内存）辅存（外存）51：Cache中的数据块映像到主存时，通常可以采用直接、全相连和组相连三种映像方式。52：采用虚拟存储器的目的是扩大用户的编程空间。53：中断方式下，CPU与I/O设备之间的数据传送过程，可分为：中断请求、中断

10、判优、中断响应、中断服务和中断返回五个步骤。54：8086/8088CPU引入外部可屏蔽中断请求的引脚为INTR，需要硬件提供中断类型码；引入外部非可屏蔽中断请求的引脚为NMI。55：8086/8088系统最多可带256个中断源，每个中断源的中断向量都是4个字节，按终端类型码的顺序存放在中断向量区中。56：CPU响应外部INTR中断时，具备的必要条件是当前无总线请求、当前无NMI请求、CPU开中断，优先级最高，当前指令执行完毕。57：外部中断源的请求被响应后，必须通过数据总线低8位向CPU提供终端类型码。58：单片8259A最多可以管理8级外部中断；通过级联最多可以管理64级外部中断。59：8

11、259A的中断类型码是在初始化编程时由ICW2命令设置的，而EOI命令则是由命令操作字OCW2构成的。60：在以8086CPU为核心的微机系统中，中断向量区共1024字节，物理地址区间为00000H003FFH地址范围。61：CPU响应外部中断时，中断向量是由响应接口（即中断源及其接口）提供的。62：8088CPU响应可屏蔽中断后向外发出的应答信号为#INTA。63：以8086/8088为核心构成的微机系统，中断向量表的物理地址范围是00000H003FFH。64：CPU响应外部中断时会在第2个响应周期中读入一个节的中断向量。65：8259A按级联工作方式时，主片的#SP/#EN引脚接高电平，

12、从片的#SP/#EN引脚接低电平。66：8086/8088CPU中断响应后，一次完成关中断、保护标志断点信息、取中断类型码等操作。67：8259A芯片中，ISR寄存器中相应位的复位方式有自动复位、由普通EOI命令复位和有特殊EOI命令复位。68：8259A的中断优先权自动循环方式，有普通循环和特殊循环两种形式。69：8259A的ICW是在被初始化时接受的，OCW可在任何时候接受。70：8259A的ICW2=08H，IR4引脚有中断请求，则相应中断向量存放在中断向量表内自00030H开始的连续4个字节的存储单元内。71：采用DMA方式在存储器与I/O接口设备之间进行数据传输时，对于PC机来说，数

13、据的传送一定要经过系统总线。72：I/O接口是CPU与I/O设备之间的连接电路，具有暂存输入输出数据、输入输出信号类型的转换、输入输出过程的联络控制和输入输出的错误的检测等方面的功能。73：CPU与外部I/O设备之间的数据传送控制，主要有程控、中断和DMA三种方式。74：根据微机系统的不同，I/O端口可以采用与系统统一及端口独立两种不同的编制方式。以8086/8088CPU为核心的微机系统，I/O段口采用独立编址方式。75：帧格式和波特率是异步串行通信的两项主要内容。76：一片8255A芯片，需占用4个I/O端口地址，分别对应其端口A、端口B、端口C和控制字寄存器。77：8255A的端口A具有

14、3中工作方式，而端口B只有2种工作方式。78：8255A的控制字分为方式选择控制字和C口置位复位控制字两种形势，都必须输出到芯片的控制字寄存器端口。79：以8086CPU为核心的危机应用系统中，假定8255A芯片端口A地址是84H，则其控制字寄存器的地址是87H。80：8255A芯片的控制字为95H，则说明A口工作在方式0，B口工作在方式1。81：从8255A的端口C读取数据时，8255A的引脚#CS、A1、A0、#RD、#WR的电平分别为0、1、0、0、1。82：8255A的端口中，只能进行写操作而不能进行度操作的端口是控制字寄存器。83：8255A的端口A工作在方式1输出时，要利用PC3、

15、PC6、PC7引脚传送联络信号，在方式1输入时，利用PC3、PC4、PC5引脚传销on个联络信号。84：微机应用中的定时与技术，可以归结为对脉冲沿的计数，如果被计数脉冲信号的周期（频率）恒定不变，则计数则为定时。85：8253有3个独立的16位减法定时/计数通道，每个通道可以按照二进制或十进制（BCD码）方式计数。86：已知8253某通道的控制字为54H，计数初值为12H，通道时钟输入端的输入时钟频率为1.191MHZ，则8253的1号通道工作在方式2下。87：8253CLK0的输入脉冲信号的频率为1MHZ，OUT0输出周期为8ms的方波，通道0采用BCD码计数，则应写入的计数值为8000，通

16、道正常0工作时，GATE0信号应输入高电平。88：设8253的通道1工作在方式2，计数初值为18，CLK1=1.19318MHz，则OUT1端输出脉冲信号的周期为15.08s，负脉冲的宽度为0.84s。89：定时/计数芯片8253工作在方式2、3时会产生连续的方波输出。占空比为0.5时为方式3。90：8253工作在方式3时，能够产生占空比约50%的连续方波。91：若8253的控制字为01110011B，则相应通道的最大计数初值可以设置为10000。92：8253接收通道控制字后，OUT端始值输出为低电平的工作方式为方式0。93：设8253芯片的通道1按二进制计数，计数初值为84，则实际输出的计

17、数初值应为84。（注：这时计数初值也为二进制计数）94：设8253芯片的通道0按十进制计数，计数初值为84，则实际输出的计数初值应为84H。95：设8253通道0的地址为0F8H，若要在通道1的工作过程中读取实时计数值，则需首先把通道锁存命令发往端口0FBH。96：若8253的A1、A0引脚分别接在8086CPU的A2、A3引脚，其通道0的地址为0B0H，则通道2的计数初值应写入0B4H端口。97：8253定时/计数芯片共有6种工作方式，其中方式2和方式3连续计数，其他工作方式则为一次性计数。98：8253芯片中的GATE信号的作用是实现硬件触发，它有电平和边沿两种出发方式。99：串行通信的特

18、点是传输速度快，传输距离近。在异步串行通信中，使用波特率来表示数据的传输速率，它是指每秒钟传送的二进制位数。100：利用8250进行异步串行通讯时，当设定传输速率为8400波特，传输格式为1个起始位，1个停止位时，每秒最多可传送840个字节。101：半导体静态RAM靠RS触发器存储信息，而动态RAM则靠MOS电路中栅极电容存储信息。102：按在系统中所处得不同层次和位置，总线分为片内总线，局部总线，系统总线和通信总线。103：异步串行通信传送数据的基本单位为一个字符；同步串行通信传送数据的基本单位为一个帧，其中最先传送的是同步字符。104：在直接寻址方式下，操作数默认存放在数据段。105：CP

19、U和DMA控制器之间是通过CPU的引脚HOLD，HDLA进行总线控制权交换。106：串行接口芯片INTEL8251A同步方式有内同步和外同步两种方式，按内同步方式工作时SYNDET作为输出端，按外同步方式工作时引脚SYDNET作为输入端。该芯片的引脚TxRDY为“1”的条件是CTS为低电平而TxEN为高电平且发送缓冲器为空。107：CPU与存储器或I/O端口传输一次数据所用的时间称为总线周期。108：当8255A的端口A工作在方式2时，需要C的5根信号线作为联络信号，此时B口可以工作在1或0。109：高档微机系统中采用Cache存储器的作用是减少CPU与存储器效率发挥的主要因素为Cache的容

20、量和块的大小，通常用“命中率”来衡量Cache的效率，其含义是CPU所要访问的信息在Cache中的比率。110：外设如果接的是数据线07就必须用偶地址,接815就必须用奇地址。AD0=0时对偶地址进行操作；AD0=1时对奇地址进行操作。AD0作为低8位数据的选通信号。111：已知 IP=0100H，JMP short LAB1的指令码为（E8 E0），则目标地址IP=01E2H。112：在汇编程序设计中，如果想在运行过程中改变存储器操作数类型，可以使用CBW和CWD运算符指令实现。（PTR）113：设栈顶地址为3000H，当执行 RET 0006后，SP的值为3008H。（SP=SP+2，SP

21、=SP+n）114：CPU定时所用的时间单位一般有三种：指令周期，总线周期和时钟周期。115：基本的总线操作有：存储器读/写；I/O口读/写。116：硬件中断也称为外部中断。硬件中断可以分为两种：一种是可屏蔽中断，由INTR引脚输入；另一种是不可屏蔽中断，由NMI引脚引入。中断次序：软件中断NMIINTR单步。117：一个8位二进制整数用补码表示，且该数中含有3个1和5个0，则表示的最小值为-125。118：由于8088/8086CPU的地址总线采用时分复用方式，所以在其发出地址信号之后，须在T1状态发ALE地址锁存信号。119：DMAC的工作方式有CPU暂停方式，CPU周期窃取方式，DMA方

22、式三种。120：在中断响应周期内，将中断标志清0是由硬件自动完成。121：INTEL8251A的发送器用于接收从CPU来的并行数据，数据转换后按规定格式从TxD引脚发送出去。向CPU发送的中断请求信号是TxRDY。122：ADC574是一个12位采用逐位比较方式的ADC。123：EPROM2716有两个电源输入端，他们分别为+5，+25V。124：Intel2164动态RAM存储器中，对存储器刷新的方法是每次刷新512单元，共需128个周期可将存储器刷新一次。125：DMA控制器8237有4个独立DMA传输通道。支持的每次最大的传送字节数64K。传输工作方式：单字节，数据块，请求和级联。126

23、：指示性语句和指令性语句分别在程序的编译和运行中起作用。127：8086/8088CPU在指令周期的最后一个状态采样INTR信号，以决定是否进入中断响应周期。128：具有指令流水线结构的CPU，一般情况下指令的执行时间主要取决于CPU的时钟周期。129：在一段汇编语言中需要多次调用另一端程序，则采用宏指令比用子程序实现占空间大，但速度快。130：最小模式：3片8282地址锁存器，2片8286收发器 最大模式：3片8282地址锁存器，2片8286收发器，1片8288总线控制器131：通常对CACHE的替换策略有：FIFO和LRU两种策略。132：键盘有行扫描法和行发转法。133：DAC0832内

24、部由输入寄存器、8位D/A转换器、片选及寄存器选择三部分组成。内部采用R-2R T电阻网络实现。134：循环程序有DO-WHILE和DO-UNTIL两种结构。135：MOVSB指令默认的目的数据应放在附加段中。SCASB指令指定的关键字应存放在AX中。136：表号的类型有NEAR和FAR两种。137：表达式是由运算符和操作数组成的序列，在汇编时产生一个确定的值。对于操作数来说，可以分为常数、常量操作数、存储器操作数、常量表达式和地址表达式。138：8086/8088CPU内部采用16位结构进行操作，对外有20根地址线。139：执行 MOV AX，54389H ADD AX，456AH后，ZF=0，OF=1140：在数据传送指令中，不允许对SC和IP进行操作；所有数据传送指令对状态寄存器的内容无影响。141：8086、8088最小模式下的典型时序有：存储器读写，输入输出，中断响应，系统复位和总线占用。最大模式：存储器读写，I/O读写操作。142：伪指令中除了定4