数字电路逻辑设计试卷word资料11页.doc

《数字电路逻辑设计试卷word资料11页.doc》由会员分享，可在线阅读，更多相关《数字电路逻辑设计试卷word资料11页.doc（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、如有侵权，请联系网站删除，仅供学习与交流数字电路逻辑设计试卷【精品文档】第 页数字电路逻辑设计（A卷）一、 填空题（本大题共22分） 1、（本小题3分）十进制数 126，对应8421BCD码 ，二进制数 ，十六进制数 。2、（本小题2分）二进制负整数 1011011，补码表示为 ；反码表示为 。3、（本小题4分）逻辑函数的反演式为 ；对偶式为 。+5V0.3VFA&2K3K4、（本小题2分）三输入端TTL与非门如图所示，图中A点的电位为 F点的电位为 。八选一数据选择器A0A1A2D0D1D2D3D4D5D6D7FAB“1”5、（本小题3分）八选一数据选择器电路如图，该电路实现的逻辑函数是F=

2、 。74LS290Q0 Q1 Q2 Q3R0A R0B S9A S9BCP0 CP1 CP6、（本小题3分）由集成异步计数器74LS290构成图示电路，该电路实现的是 进制计数器。7、（本小题3分）逻辑函数，它的与非表达式为F= ；与或非表达式为F= ；或非或非表达式为F= 。8、（本小题2分）用555设计的多谐振荡器，要求振荡周期T=110s，电容C=100mF。则电阻R的范围是 。二、（本题10分）图示电路中，A、B是输入数据变量，C3、C2、C1、C0是控制变量。写出输出Y的逻辑表达式，并说明该电路C3、C2、C1、C0为不同控制状态时是何种功能电路？三、（本题8分）写出图示ROM阵列输

3、出函数的逻辑表达式，列出真值表，说明逻辑功能。1A01A11A2F1F0四、（本题8分）用3线8线译码器和必要的门电路实现逻辑函数。五、（本题10分）已知JK信号如图所示，请分别画出主从JK触发器和负边沿JK触发器的输出波形。设触发器初始状态为0。CPJK六、（本题15分）图示为序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。分析计数器的工作原理，确定其模值和状态转换关系；确定在计数器输出控制下，数据选择器的输出序列。设触发器初始状态为000。七、（本题12分）画出用74161的异步清零功能构成的80进制计数器的连线图。八、（本题15分）用D触发器设计一个按自然态序进行计数的同步

4、加法计数器。要求当控制信号M=0时为5进制，M=1时为7进制（要求有设计过程）。数字电路逻辑设计A卷标准答案及评分标准数字电路逻辑设计期末考试A卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、本卷共5页考卷纸，7道大题； 3、最后两页为草稿纸。题目：一、求解下列各题：（本题共20分，每小题4分）1、用公式法化简逻辑函数2、用卡诺图化简逻辑函数无关最小项为；3、图(a)所示为TTL电路，输入信号A、B、C的波形如(b)所示，对应画出输出信号的波形。（a）（b）4、图示电路为发光二极管驱动电路，其中OC门的输出低电平VOL=0.3V，输出低电平时的最大负载电流

5、IOL=12mA，发光二极管的导通电压VD=1.5V，发光时其电流10mAID15mA。试问：（1）如图所示两电路中，发光二极管各在什么情况下发光？（2）电阻R1、R2的取值范围。5、由555构成的单稳态触发器中，已知VCC=9V，R=27K，C=0.05F。估算输出脉冲的宽度tw。二、试用八选一数据选择器及适当门电路实现下面逻辑关系（本题12分）。F（A，B，C，D）=AB+ABCD+ACD+ACD+ABCD三、由四位加法器74LS283、四位比较器74LS85构成的逻辑电路如图所示，A=A3A2A1A0，B=B3B2B1B0，A、B为四位二进制数，试分析该电路的逻辑功能。 （本题12分）7

6、4LS8574LS283四、逻辑电路和各输入信号波形如图所示，画出各触发器Q端的波形。各触发器的初始状态为0。 （本题12分）CPCP五、由移位寄存器74LS194和38译码器组成的时序电路如图所示，分析该电路。（1）画出74LS194的状态转换图；（2）说出Z的输出序列。（本题13分）六、已知某同步时序电路的状态转换图如图所示。（1）作出该电路的状态转换表；（2）若用D触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。（本题15分）七、电路由74LS161和PROM组成。（1）分析74LS161的计数长度；（2）写出W、X、Y、Z的函数表达式；（3）在CP作用下。分析W、X、Y、Z

7、端顺序输出的8421BCD码的状态（W为最高位，Z为最低位），说明电路的功能。（本题16分）74LS161D C B AWXYZT P数字电路逻辑设计期末考试A卷标准答案及评分标准一、1、11111100ABCCDA00010111111010 评分标准：分步酌情给分。2、解：评分标准：卡诺图画对得2分，化简后的式子得2分，约束方程1分3、 按照波形酌情给分。4、（1）a图在OC门输出高电平时发亮；b图在OC门输出低电平时发亮。 2分 （2） 即： 230R1350 即： 270R2320 求出R1、R2得2分5、 4分二、有式子改写成标准式或写出真值表或画出卡诺图得6分，用八选一数据选择器画

8、出电路图得6分。11111111100ABCD00010111111010八选一数据选择器D7 D6 D5 D4 D3 D2 D1 D0S2 S1 S0 EYFA B C D“1”从卡诺图可直接画出电路图三、AB时： 6分 AB时： 6分四、 每个图6分五、74LS194状态图为：Q1Q2Q3000111110101010100001011 画出194状态图得10分。 Z输出的序列为：010011，010011 得3分六、（1）状态转换表 X 0 0 0 0 000 0 1 0 1 00 1 0 0 1 00 1 1 1 0 11 0 0 1 1 01 0 1 1 0 11 1 0 0 0 0

9、1 1 1 0 1 1 写出转换表得4分 （2）求激励方程111000001011110X 1111000001011110X 求出D2得4分 求出D1得4分111000001011110X 求出Z得3分七、（1） 说出161的计数长度得6分。（2） 写出W、X、Y、Z函数表达式得6分。（3） 写出输出序列得4分。数字电路逻辑设计补考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、最后两页为草稿纸。题目：一、求解下列问题：（25分）1求函数的对偶函数。（4分）2将具有约束项的逻辑函数+化简为最简与或式。（4分）VM“0”A5V+3图1中电路为TTL门电路

10、，若用高内阻电压表各图M点的电压，估算一下量测出M点的电压为多少伏，并说明理由。（5分）图14由555定时器构成的施密特触发器如图2（a）所示，试求： 1、在图（b）中画出该电路的电压传输特性曲线； 2、如果输入Ui为图（c）的波形，画出对应输出UO的波形。（8分）(a) (b) （c）图 2 5有一个逐次逼近型8位A/D转换器，若时钟频率为250kHz，完成一次转换需要多长时间？（4分）二、分析由双四选一数据选择器构成的组合电路所实现的逻辑功能，并用74LS138译码器重新实现之。要求：（1）列出真值表；(2)说明电路功能；（3）在图(b)上直接画出。（15分）(a) (b) 图 3三、按图

11、4所示JK触发器的输入波形，试画出主从触发器及负边沿JK触发器的输出波形。（8分）图4四、图5是由两片同步十六进制计数器74LS161组成的计数器，试分析两片串联起来是多少进制？（12分）图5五、图6是由集成异步计数器74LS290构成的电路，试分别说明它是多少进制的计数器，并列出状态转换表。（10分） 图6六、用J-K触发器设计一个同步五进制加法计数器。要求写出全部设计过程，并验证自启动。（15分）七、图7所示为一可变进制计数器。其中74LS138为3线/8线译码器，当S1=1且时，它进行译码操作，即当A2A1A0从000到111变化时依次被选中而输出低电平。T1153为四选一数据选择器。试

12、问当MN为10时计数器是几进制？列出状态转换表。（15分）图7数字电路逻辑设计补考试卷标准答案及评分标准数字电路逻辑设计期末考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置； 2、最后两页为草稿纸。题目：一、求解下列问题：1求函数的反函数和对偶函数。（4分）2用卡诺图将具有约束项的逻辑函数化简为最简与或式。（6分）3图1中，G1为TTL三态门，G2为TTL与非门。当C=0和C=1时，试分别说明在下列情况下，万用表的读数？输出电压uo各为多少伏？（5分）（1）波段开关S接到端。 （2）段开关S接到端。图1 答案 C=0 C=1万用表的读数/V uo/ V万用表的

13、读数/V uo/ V1.波段开关S接到端2.波段开关S接到端4（1）写出图2(a)所示的表达式，说明该电路能完成什么逻辑功能。（7分） （2）用集成4位二进制计数器74LS161采用置数法（同步置数）实现十二进制计数器，直接在图2(b)上画。（8分）(a) (b)图25某一控制系统中，要求所用D/A转换器的精度小于0.25%,试问应选用多少位的D/A转换器？（5分）二、设计一个四变量的多数表决电路，当输入变量A、B、C、D有3个或3个以上输出为1，输入为其他状态是输出为0。要求：（1）列出真值表；（2）写出表达式；（3）用八选一数据选择器实现；（4）用两片74LS138译码器和适当门电路实现。

14、（八选一数据选择器和74LS138译码器如图3所示，在图上连线即可。）（15分）图3三、按图4所示JK触发器的输入波形，试画出主从触发器及负边沿JK触发器的输出波形。（7分）图4四、单稳态电路如图5所示，计算电路的单稳态时间tw。根据计算的tw值确定哪一个输入触发信号是合理的。（8分）(ms)(ms) (a) (b) 图 5 五、图6是由两片同步十进制计数器74LS160组成的计数器，试分析两片分别是几进制？两片串联起来是多少进制？（10分）图6六、用D触发器设计一个灯光控制逻辑电路。要求当输入X=1时，红、绿、黄三种颜色的灯在时钟信号作用下，按下表规定的顺序转换状态；当输入X=0时，上述顺序

15、正好相反。上述两种情况均在红、绿、黄等都亮时输出Y=1，其余状态Y=0.。（表中的1表示灯亮，0表示灯灭，电路图可略。）（15分）CP红(Q2)绿(Q1)黄(Q0)00001100201030014111七、图7所示为一个可变进制计数器。其中74LS138为3线/8线译码器，当S1=1且时，它进行译码操作，即当A2A1A0从000到111变化时，依次被选中而输出低电平。T1153为四选一数据选择器。（1）试问当MN为00时，由集成74LS290构成计数器是几进制？此时显示数码管BS201A显示的最大数字是什么？（2）当MN为10时，由集成74LS290构成计数器是几进制？ （10分）图7数字电

16、路逻辑设计期末考试卷标准答案及评分标准一、填空：1. (求反与或互换、原反互换后得2分，求对偶与或互换得2分，不必化简。)2.（填对卡诺图得4分，圈对得2分）3 答案 C=0 C=1万用表的读数/V uo/ V万用表的读数/V uo/ V1.波段开关S接到端0.33.61.40.32.波段开关S接到端1.40.31.40.3（第一问答出的逻辑高低即得3分，第二问答出逻辑高低给2分）4 （第一问写出表达式即给7分，第二问能实现十二进制的8分，使能端接错扣1-2分）5 分辨率,而转换精度=,0.5%，n8位。（写出分辨率得5分二、ABCDY00000000100010000110010000101

17、001100011111000010010101001011111000110111110111111（写出真值表、表达式给7分，数据选择器实现得4分，译码器实现得4分）CPJK主Qn+1负Qn+1三、（画对一个负边沿波形得3分，画对一个主从波形得4分，四、此电路是555定时器构成的单稳态触发器。根据图示参数 tw 1.1RC =1.1 3300.110-6=36.3ms当达到70ms时刻，触发输入变为高电平，输出才变为低电平。输出相当触发输入的反相。对第二个触发输入，为单稳态工作状态，输出脉冲宽度36.3ms，合理。（计算单稳态时间得6分，第二个合理的2分）五、（1）片时10进制，（2）片是

18、3进制，串联起来是30进制。（答对1片时10进制的4分，2片是3进制的4分，都对得10分）六、状态转换表XQn+1Q2 Q1 Q001 0 0 0 1 1 1/01 0 0/0 1 0 00 0 0/00 1 0/0 0 1 01 0 0/00 0 1/00 0 10 1 0/01 1 1/0 1 1 1 0 0 1/10 0 0/1卡诺图（状态转换、设计过程和步骤对得10分，化简有误扣3-5分）七、MN=00时，是5进制，显示最大数字为4；MN=01时，是6进制。（答对5进制得7分，显示数字的3分；后面的问题答对加分，答错不扣分）一 分析如下所示时序系统（本题15分）1. 74161芯片的作用；2. 74195芯片的逻辑状态图（74195的初始状态为0000）；3. 七段显示器循环显示的内容；&+P PCT 74161 CK L A B C D “1”f=10Hz0 1 1 0J QA QB QC QDK 74LS195 CK A B C D &+aA bB cC dD efgBCD显示译码器“0”