2022年2022年计数器及数码显示综合设计 .pdf
《2022年2022年计数器及数码显示综合设计 .pdf》由会员分享,可在线阅读,更多相关《2022年2022年计数器及数码显示综合设计 .pdf(18页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、北 华 航 天 工 业 学 院EDA技术综合设计课程设计报告报告题目:计数器与及数码显示综合设计作者所在系部:电子工程系作者所在专业:自动化作者所在班级:B08221作 者 姓 名 :李学谦指导教师姓名:崔瑞雪完 成 时 间 :2010-12-2名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 18 页 - - - - - - - - - 2内 容 摘 要(此部分不可以这样写)设计一个带使能输入、进位输出及同步清零的增一10 进制计数器。设计一个带使能输入及同步清零的增一1
2、2进制计数器。设计一个带使能输入及同步清零的增一60进制同步加法器。设计一个 4 位二进制可逆计数器四个计数器在六位数码管上动态显示。通过加频率超过24 赫兹的时钟和人类视觉暂留的效果来保证六个数码管的同时显示。通过硬件实验箱来下载程序到可编程逻辑器件上来实践软件的功能。关键词EDA 、可编程逻辑器件、计数器、显示器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页,共 18 页 - - - - - - - - - 3目录内容摘要 -2课题设计任务书 -4一、设计任务 -5二、设
3、计思路 -5三、设计内容 -51、10 进制计数器 -52、12 进制计数器 -63、60 进制计数器 -74、4 位二进制可逆计数器 -85、动态扫描电路 -96、7 段数码显示译码 -107、例化语句 -128、总体设计图 -15四、引脚分布 -16五、心得体会 -17六、参考文献 -17名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 18 页 - - - - - - - - - 4课程设计任务书课题名称计数器及数码显示综合设计完 成 时间2010-12-2指导教师崔
4、瑞雪职称副教授学生姓名李学谦班 级B08221总体设计要求和技术要点1、设计一个带使能输入、进位输出及同步清零的增一10 进制计数器。2、设计一个带使能输入及同步清零的增一12 进制计数器。3、设计一个带使能输入及同步清零的增一60 进制同步加法器。4、设计一个 4 位二进制可逆计数器。5、设计一个共阴 7段数码管控制接口要求:在时钟信号控制下,使六位数码管动态刷新显示上述计数器的计数结果。工作内容及时间进度安排12 周、13 周完成 VHDL 语言的程序编写14 周周一上机调试14 周周二程序下载、硬件调试及验收答辩课程设计成果1与设计内容对应的软件程序2课程设计报告书3成果使用说明书4设计
5、工作量要求名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页,共 18 页 - - - - - - - - - 5一、 设计任务完成 10 进制计数器、 12 进制计数器、 60 进制计数器、4位二进制计数器的计数结果在六位数码管上的动态刷新显示。二、 设计思路1、用 VHDL语言编写符合要求的符合要求的10 进制、 12 进制、60 进制、4 位二进制计数器,并仿真。形成4 个元件。2、用 VHDL语言设计动态扫描电路以及7 段数码显示译码电路。形成两个元件。3、用例化语句完成
6、以上6 个元件的连接。三、 设计内容1、10 进制计数器程序LIBRARY IEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JSQ10ISPORT(CLK,RST,EN:IN STD_LOGIC;C:OUT STD_LOGIC;Y:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);END JSQ10;ARCHITECTUREONE OF JSQ10ISBEGINPROCESS(RST,CLK)BEGINIF(EN=0)THEN NULL;ELSIF(CLKEVENTAND CLK=1)T
7、HENIF(RST=1)THENY=0000;ELSIF(Y=9)THEN Y=0000;ELSE Y=Y+1;END IF;END IF;END PROCESS;C=1WHEN(Y=9 AND EN=1) ELSE0;名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页,共 18 页 - - - - - - - - - 6END ONE;2、12 进制计数器程序LIBRARY IEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UN
8、SIGNED.ALL;ENTITY JSQ12ISPORT(CLK,RST,EN:IN STD_LOGIC;Y:BUFFER STD_LOGIC_VECTOR(3DOWNTO 0);END JSQ12;ARCHITECTUREONE OF JSQ12ISBEGINPROCESS(RST,CLK)BEGINIF(EN=0) THEN NULL;ELSIF(CLKEVENTAND CLK=1)THENIF(RST=1)THENY=0000;ELSIF(Y=11)THEN Y=0000;ELSE Y=Y+1;END IF;END IF;END PROCESS;END ONE;名师资料总结 - - -
9、精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页,共 18 页 - - - - - - - - - 73、60 进制计数器程序LIBRARY IEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JSQ60ISPORT(CLK,RST,EN:IN STD_LOGIC;Y1,Y0:BUFFERSTD_LOGIC_VECTOR(3DOWNTO 0);END JSQ60;ARCHITECTUREONE OF JSQ60IS
10、BEGINPROCESS(RST,CLK,EN)BEGINIF(EN=0) THEN NULL;ELSIF(CLKEVENTAND CLK=1)THENIF(RST=1)THEN Y1=0000;Y0=0000;ELSIF(Y0=9) THENY0=0000;IF(Y1=5)THEN Y1=0000;ELSE Y1=Y1+1;END IF;ELSEY0=Y0+1;END IF;END IF;END PROCESS;END ONE;名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年2022年计数器及数码显示综合设计 2022 计数器 数码 显示 综合 设计
限制150内