数字电子技术期末考试题含答案.doc

《数字电子技术期末考试题含答案.doc》由会员分享，可在线阅读，更多相关《数字电子技术期末考试题含答案.doc（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、- -?数字电子技术?考试试卷第一套课程号2904025035考试时间100分钟适用专业年级方向：应用物理、电信科技2010级考试方式及要求：闭卷笔试题号一二三四五六七总分得分阅卷人(注：集成电路CD4532、74HC138、74HC151的功能见附表)一、填空题共28分1、2分5E.8H 94.5 D 10010100.0101 8421BCD 。2、2分逻辑函数L = + A+ B+ C +D = 1 。3、2分由传输门构成的电路如以下图所示，当A=0时，输出L= B 。4、2分三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。5、3分A/D转换器一般要经过_ 采样_、保持、量化和

2、_编码_这4个步骤，A/D转换器的转换速度主要取决于转换类型。对双积分型A/D转换器、并行比拟型A/D转换器和逐次比拟型A/D转换器的相对速度进展比拟，转换速度最快的是_并行比拟型A/D转换器_。6、2分集成优先编码器CD4532功能表见后正常接电源和地，且待编码信号输入端I0 =I2 = I6 = I7 = 1，输入使能端EI=1，其余输入端为0，其输出Y2Y1Y0为 111 。7、3分集成数据选择器74HC151构成的电路如以下图所示，那么其输出 Y= 。注：不需化简8、3分某PLA电路如以下图所示，其输出逻辑函数表达式X= 。9、2分某单极性输出的8位D/A转换器正常工作，当输入数字量为

3、10101010B时，其输出电压为3.4V，当输入数字量为10101100B时，其输出电压为 3.44 V。10、2分一个存储容量为4K4的存储器有 214个存储单元，假设用该存储器构成32K8的存储系统，那么需 16 片4K4的存储器。11、3分对于JK触发器，当时，=1，当时，=，当时，=。二、用公式法将以下逻辑函数化简为最简与或式 12分F=AB(C+D)+B(+)+ 2分=ABC+ABD+ B+ B+ 2分= ABC+ABD+ B+ B 2分=B(AC+AD+)2分=B(A+) 2分=AB+B+B 2分三、用卡诺图法将以下逻辑函数化简为最简与或式 10分LA,B,C,Dm0,1,3,5

4、,7,9d1015解: CDAB0001111000111011111XXXX101XX 6分 4分四、16分在举重比赛中有A、B、C三名裁判，A为主裁判，B、C为副裁判。当两名或两名以上裁判且必须包括A在认为运发动上举杠铃合格时，按动电钮可发出裁决合格信号即输出Z为1。请设计该三输入的组合逻辑电路。要求：1列出真值表；2写出逻辑函数的最简与或式；3用与非门实现该电路，画出电路图； 4用3线8线译码器74HC138实现该电路，画出电路图。 74HC138的符号 解：1真值表见表1，设输入为A、B、C，输出为F2逻辑函数的最简与或式；3用与非门实现用与非门实现该电路的逻辑图如图a所示。4用74H

5、C138实现A、B、C从A2、A1、A0输入，令用74HC138实现该电路的逻辑图如图b所示。表1 真值表ABCF0 0 000 0 100 1 000 1 101 0 001 0 111 1 011 1 11 图a 图b五、20分分析以下图所示时序电路，写出其驱动方程、状态方程和输出方程，画出其状态转换表、状态转换图，检查电路能否自启动，并说明电路实现的逻辑功能。 解：驱动方程： 状态方程： 输出方程： 状态表：/ ZX=0X=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 01 1 / 01 11 1 / 00 0 / 1 状态图： 自启动能力：具有

6、自启动能力。 逻辑功能：X=0时，电路处于维持状态；X=1时，电路为四进制加法计数器。六、10分使用4位同步二进制加计数器74LVC161构成模值为10的计数器，要求画出接线图和状态转换图。注：D3、Q3为高位，D0、Q0为低位。解：N10，N16，所以只需一片74LVC161。 方法一：反应清零法，计数状态为00001009； 方法二：反应置数法，计数状态为00001009； 方法一 方法二状态转换图： 方法一 方法二七、10分请绘制由555定时器构成的施密特触发器的电路图。假设输入Ui的波形如以下图所示，又知VCC=15V，5脚不外加控制电压。求正向閾值电压VT+ ，负向閾值电压VT- ，

7、并画出该电路输出Uo的波形。555定时器的符号解：555定时器构成的施密特触发器的电路及输出Uo的波形如以下图。附表附表1：集成优先编码器CD4532功能表输入输出EI I7 I6 I5 I4 I3 I2 I1 I0Y2 Y1 Y0 GS EOL H L L L L L L L LH H H L H H L L HH L L L H H L L L L H H L L L L L H H L L L L L L H H L L L L L L L HL L L L LL L L L HH H H H LH H L H LH L H H LH L L H LL H H H LL H L H LL

8、 L H H LL L L H L附表1：集成8选1数据选择器74HC151的功能表输入输出使能选择S2 S1 S0Y HL HLL L LD0 LL L HD1 LL H LD2 LL H HD3 LH L LD4 LH L HD5 LH H LD6 LH H HD7 附表2 集成3线8线译码器74HC138的功能表附表3 集成同步四位二进制加计数器74LVC161的功能表输 入输 出清零预置使能时钟预置数据输入Q3Q2Q1Q0进位CEPCETCPD3D2D1D0TCLLLLLLHLD3*D2*D1*D0*D3D2D1D0#HHL保 持#HHHL保 持LHHHH计 数#注：DN*表示 CP 脉冲上升沿之前瞬间DN的电平，#表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。附表4 555定时器的功能表输 入输 出阈值输入6脚触发输入2脚复位4脚输出3脚放电管T00导通11截止10导通1不变不变注：5脚悬空或经电容接地时- - word.zl-