电子技术应用实验.pptx

《电子技术应用实验.pptx》由会员分享，可在线阅读，更多相关《电子技术应用实验.pptx（16页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、二、实验原理二、实验原理1. CMOS常用门电路常用门电路 CD4001（四2输入或非门）引脚图 1 1 11第1页/共16页 CD4011（四2输入与非门）引脚图& &第2页/共16页 CD4069（六反相器）引脚图 1 1 1 1 1 1 第3页/共16页 CD4070（四异或门）引脚图 =1 =11=1=第4页/共16页 74LS125（三态门）引脚图 1 EN EN EN EN 111第5页/共16页 74LS03（集电极开路门）引脚图 &第6页/共16页数字逻辑箱第7页/共16页三、实验内容1、对CD4070的逻辑功能的测试（1）用逻辑箱观测4070的逻辑功能并完成下表 逻辑开关 指

2、示灯 输 入 输 出引脚（ ） 引脚（ ） 引脚 （ ） 0 0 0 1 1 0 1 1第8页/共16页 （2）CD4070处于工作状态，并且使4070的1脚接高电平，2脚接频率为2KHZ的TTL信号。 请用双踪示波器观察4070的2脚和3脚信号。画出这两个波形，标出信号周期，幅度和两信号相位关系。第9页/共16页CD4069引脚图2、利用六反相器利用六反相器CD4069CD4069测量逻辑门电路的时测量逻辑门电路的时延参数。将延参数。将CD4069CD4069中的六个非门依次串联连接，中的六个非门依次串联连接，在输入端输入在输入端输入250KHz250KHz的的TTLTTL信号，用双踪示波器

3、信号，用双踪示波器测总的延时，计算每个门的平均传输延迟时间测总的延时，计算每个门的平均传输延迟时间的的t tpdpd的值。的值。第10页/共16页HEF4069UBP 器件资料中的时延参数第11页/共16页输入 输出 测量逻辑门电路的时延参数 第12页/共16页若出现故障，检测时因遵循以下步骤：1、检查电源及各使能端。2、检查各集成块输入输出是否正常。（一级一级检查到集成块引脚，注意不要造成引脚短路。）四、注意事项第13页/共16页五、思考题1、为什么异或门可用作非门，如何使用？ 为什么异或门是可控反相器?2、为什么CMOS集成门电路多余输入端 不能悬空？第14页/共16页下次实验预习题目 实验三 常用数字逻辑门输入输出特性测试 1) 空载时，CMOS器件的ViLmax,，ViHmin,，VoLmax,，VoHmin,各是多少？ 2) CMOS 反相器输出为低电平时，其等效结构中是NMOS导通？还是PMOS导通？第15页/共16页感谢您的观看！第16页/共16页