2022年微机原理与接口技术综合知识点与习题 .pdf

《2022年微机原理与接口技术综合知识点与习题 .pdf》由会员分享，可在线阅读，更多相关《2022年微机原理与接口技术综合知识点与习题 .pdf（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、知识点精编一、选择题1.指令 MOV AX, 3070H中源操作数的寻址方式为（C）A.寄存器间接寻址B.立即寻址C.直接寻址D.变址寻址 2.Reset信号有效后， 8086CPU 的启动地址 （C） A.FFFFFh B.0FFFFh C.FFFF0h D.00000h 3.在 8086CPU 的标志寄存器中，控制标志位占（A） A.3 位B.9 位 C.4 位D.16 位 4.堆栈的工作方式是（D）A.先进先出B.随机读写 C.只能读出不能写入D.后进先出 5.CPU 与外设间数据传送的控制方式有（D）A.中断方式B.程序控制方式C.DMA 方式 D.以上三种都是 6.设串行异步通信的数

2、据格式是:1 位停止位 ,7 位数据位 ,1 位校验位 ,1 位起始位 ,若传输率为2400 位/秒,则每秒传输的最大字符个数为 A.10 个B.110 个 C.120 个 D.240 个7.CPU 与 I/O 设备间传送的信号有（）A.控制信息B.状态信息 C.数据信息D.以上三种都有 8.若传送率为1200，波特率因子n=16，则收、发时钟(RxC.TxC) 的频率为（ B）P 书 241 A.1MHz B.19.2KH C.20KHz D.2400Hz 9.在 DMA 方式下，外设数据输入到内存的路径是（D）A.外设 CPU DMAC 内存 B.外设 DMAC 内存C.外设 存储器D.外

3、设 数据总线 存储器10.8255A 中即可以作数据输入、输出端口，又可提供控制信息、状态信号的端口是（B） A.B 口 B.A 口 C.C 口D. 以上三个端口均可以11.8251A 的方式控制字(即模式字 )的作用是（ D） A. 决定 8251 的数据格式 B.决定 8251 的数据格式和传送方向 C.决定 8251 何时收发D.以上都不对12.在数据传输率相同的情况下，同步字符串送的速度高于异步字符传输，其原因是 A. 字符间无间隔B.双方通信同步C.发生错误的概率少D.附加位信息总量少13.采用高速缓存的目的是A.提高主存速度B.提高总线传输率C.使 CPU 全速运行 D.扩大可寻址

4、空间14.CPU 响应中断请求和响应DMA 请求的本质区别是 A. 程序控制 B.需要 CPU 干预 C.响应中断时CPU 仍控制总线而响应DMA 时，让出总线D.速度快15.用三片 8259A 级数是（） A.24 级B.22 级 C.23 级D.21 级16.8086 CPU内标志寄存器中的控制标志位占(C )A.9 位B.6 位 C.3 位D.16 位17.8255A 这既可作数据输入、出端口，又可提供控制信息、状态信息的端口是( A) A.B 口B.A 口 C.A 、B、C三端口均可以 D.C口18. 在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是( ) A.

5、字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少19. 采用高速缓存Cache的目的是 ( ) A.提高总线速度B.提高主存速度C.使 CPU全速运行D.扩大寻址空间20. 在中断方式下，外设数据输入到内存的路径是( ) A.外设数据总线内存B.外设数据总线 CPU 内存C.外设 CPU DMAC内存D.外设 I O 接口 CPU 内存21.CPU响应中断请求和响应DMA 请求的本质区别是( ) A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA 请求时， CPU要让出总线C.速度慢 D.控制简单精选学习资料 - - - - - - - - - 名师

6、归纳总结 - - - - - - -第 1 页，共 19 页知识点精编14.Reset 信号到来后，8086 CPU的启动地址为 (C ) A.00000H B.FFFFFH C.FFFF0H D.0FFFFH 5.将微处理器、内存储器及I/O 接口连接起来的总线是A.片总线 B.外总线 C.系统总线D.局部总线16.连续启动两次独立的存储器操作之间的最小间隔叫 A.存取时间B.读周期 C.写周期D.存取周期17.连接到 64000h-6FFFFh 地址范围上的存储器是用8k 8 RAM 芯片构成的， 该芯片要 _片。 A.8 片B.6 片 C.10 片 D.12 片18.RESET 信号有效

7、后，8086 CPU 执行的第一条指令地址为（C）A.00000H B.FFFFFH C.FFFF0H D.0FFFFH 19.要管理 64 级可屏蔽中断，需要级联的8259A 芯片数为 A.4 片B.8 片 C.10 片.9 片20.异步串行通信中，收发双方必须保持 A.收发时钟相同B.停止位相同C.数据格式和波特率相同D.以上都正确21.8253 作为定时器和计数器时 A.使用的计数方式相同B.工作方式不同C.实质相同 D.输出定时信号不同22.对可编程接口芯片进行读/写操作的必要条件是 A.RD=0 B.WR=0 C.RD=0或 WR=0 D.CS=0 23.在 DMA 方式下， CPU

8、 与总线的关系是 A.只能控制地址总线B.相互成隔离状态 C.只能控制数据线D.相互成短接状态24.当 8255A 工作在方式1输出时，通知外设将数据取走的信号是（C） A.ACK B.INTE C.OBF D.IBF 25.在数据传输率相同的情况下，同步传输率高于异步传输速率的原因是 A.附加的冗余信息量少B.发生错误的概率小C.字符或组成传送，间隔少D.由于采用CRC 循环码校验26.异步传送中，CPU 了解 8251A 是否接收好一个字符数据的方法是 A.CPU 响应 8251A 的中断请求B.CPU 通过查询请求信号RTS C.CPU 通过程序查询RxD 接收线状态D.CPU 通过程序

9、查询RxRDY 信号状态27.对存储器访问时，地址线有效和数据线有效的时间关系应该是 A.数据线较先有效B.二者同时有效 C.地址线较先有效D.同时高电平28.8255A 引脚信号WR=0,CS=0,A1=1,A0=1时，表示 A.CPU 向数据口写数据B.CPU 向控制口送控制字C.CPU 读 8255A 控制口D. 无效操作29.8253 的计数器的最大计数初值是 A.65536 B.FFFFH C.FFF0H D.0000H1.微机中控制总线传送的是 ( )。A、存储器和I/O 接口的地址码B、微处理器向内存储器和I/O 的命令信号C、存储器和I/O 设备向微处理器传送的状态信号 D 、

10、B 和 C2.8086CPU中的通用寄存器是带 ( )。A、 AX、BX、CX 、DX B 、 SP、BP C 、 SI、DI D 、 上述三者3.8086 的 RD 、WR 控制信号的作用是 ( )。A、控制 CPU 数据总线上数据流的流向 B 、控制存储器读写操作的方向C、控制流入、流出I/O 接口信息的方向 D 、以上三种作用精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 19 页知识点精编4.8086CPU在进行对外设输出操作时，控制信号M/IO 和 DT/R 必须是 ( )。A、00 B 、01 C 、10 D 、11 5.芯

11、片 74LS244 在 8086CPU 系统中用作 ( )。A、总线锁存器 B 、总线驱动器 C 、总线控制器 D 、总线仲裁器6.在 Pentium 系列芯片中，中文名为多能奔腾 的芯片是 ( )。A、Pentium with MMX (简称 MMX) B 、 Pentium Pro C、Pentium 、Pentium 7.有一微机系统采用Pentium 芯片为 CPU ，该芯片有64 条数据线， 32 条地址线，则该微机系统的最大内存容量为( )。A、2328 字节 B、2324 字节 C、2322 字节 D、232 字节8.在现代微机系统中，都采用内存条构成内存系统，在内存条产品中(

12、)引脚的内存条是从未出现过的。 A、30 条 B 、64 条 C 、72 条 D 、168 条9.用一片 EPROM 芯片构成系统内存，其地址范围为F0000H F0FFFH ，无地址重叠，该内存的存储容量为 ( )。A、2KB B 、 4KB C 、8KB D 、16KB 10.动态 RAM 芯片在刷新时，刷新逻辑除提供刷新地址外，还必须提供 ( )的信号。A、RAS=L 和 WE=L B 、RAS=L 和 WE=H C 、 RAS=H 和 WE=L D 、RAS=H 和 WE=H 12.某一中断程序入口地址值填写在向量表的0080H 0083H 存储单元中， 则该中断对应的中断类型号一定是

13、（）。A、1FH B 、2OH C 、2lH D 、22H 13. 14.8255A接口芯片的控制信号，不属工作方式1 输入的联络信号是 ( )。A、STB B 、 OBF C 、IBF D 、INTR 15.可编程定时器/计数器 8253 的 6 种工作方式中，只可用硬件启动的是 ( )。A、方式 2、 5 B 、方式 1、2 C 、方式 1、5 D 、方式 3、1 16.8253 可编程定时 /计数器，在初始化时写入的最大计数初值是 ( )。A、0000H B 、7FFFH C 、65535 D 、FFFFH 17.在串行异步数据传送时，如果格式规定8 位数据位， 1 位奇偶校验位，1 位

14、停止位，则一组异步数据总共有 ( )位。 A、8 B 、9 C 、 10 D 、l1 18.在异步串行通信中引入了波特率因子 的概念，波特率因子为16，64 时，接收时钟的频率为波特率的16 ，64 倍，引入波特率因子的目的是 ( )。A、识别正确的起始位 B 、提高接收速度 C 、提高采样精度 D 、三者都是19.EISA 总线是 ( )位系统总线。 A、8 B 、 l6 C 、32 D 、32/64 20.IEEE1394( 又称 FireWire) 是一种高速串行接口标准，最高数据传输率可达 ( )。(b 一位 B 一字节 )A、l9.2Kb/s B 、l2Mb/s C 、 1Gb/s

15、D 、1GB/s 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 19 页知识点精编21.8088 最小工作方式时，除8088 芯片外， CPU 系统还必须配置有芯片( ) 。A、8282( 或 74LS373)2 B 、74LS2441、82841 D 、8286( 或 74L245) 1 E、8286( 或 74LS245)2 22.通常外设接口电路的功能有 ( )。A、转换数据格式B、进行地址译码C、执行 I/O 指令 D 、实现电平转换E、产生总线周期23.8255A 接口芯片的PC 端口，可用作 ( ) 。A、一个 8 位 I

16、/O 口 B、两个 4 位 I/O 口C、全部联络线 D 、部分联络线和部分I/口E、部分联络线和一个8 位 I/O 口24.Intel 8251是一个可编程的串行接口芯片，就其内部结构而言，主要有( ) 。A、具有并串转换功能的发送缓冲器 B、具有串并转换功能的接收缓冲器C、数据总线缓冲器D、读写控制逻辑E、MODEM 控制25.异步收发器UART 进行校验的差错有( ) 。A、奇偶校验错 B 、CRC 校验错 C、帧格式错D、溢出错E、信号畸变错1.8086有两种工作方式，即最大方式和最小方式，工作于何种方式由控制总线中的一条( A ) 信号线来决定。A. MN/ B. M/ C. NMI

17、 D. LOCK 2.计算机内增加高速缓存(Cache) 的目的是 ( B ) 。 A. 扩大容量B.提高 CPU 的效率 C.提高 CPU 的主频 D. 提高 RAM 的存取速度3.在总线读周期中，当CPU 从慢速的输入设备读取数据时，需要在T4 前插入 ( D ) 状态。 A. T1 B. T2 C. T3 D. TW 4.计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB 的存储器，用十六进制对它的地址进行编码，则编号可从0000H 到( B )H 。 A. 32767 B. 7FFFC. 8000 D. 8EEE 5.某一 DRAM 芯片，其容量为512 8 位，除电源端和

18、接地端外，该芯片引出线的最小数为( ) 。 A. 25 B. 23 C. 20 D. 19 6.通常，中断服务程序中的一条STI 指令，其目的是( ) A. 开放所有屏蔽中断B.允许低一级中断产生C.允许高一级中断发生D.允许同级中断产生7.软中断 INT n(n=10ffh) 的优先级排列原则是( ) A.N 值愈小级别愈高 B. 无优先级别C.N 值愈大级别愈高D.随应用而定8.INTEL8253通道工作于方式3，接入 6MHZ 的时钟，如要求产生2400HZ 的方波，则计数器的初值应为 ( ) A. 2000 B. 2500 C. 3000 D. 4000 9.8086CPU 响应硬件中

19、断INTR 请求的必要条件除中断允许标志外，还应有( ) A. 访问操作结束 B.当前指令执行完C.无软中断请求 D. 无内部中断请求10. 必须在保护虚地址方式下才能访问的存储器叫( ) A. 系统存储器 B. 上位存储器C.扩展存储器 D. 扩充存储器1、CPU在执行 OUT DX，AL 指令时， CPU 往控制总线上送（）信号。A、IOR B、IOW C、MR D 、MW 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 19 页知识点精编2、选择 8086 最小工作方式和最大工作方式的主要区别是（）A、内存容量不同B、IO 端口数

20、不同C、处理器个数不同D、数据总线位数不同3、当芯片8251 的 CS0 WR O，CDl 时，则（）A、允许 8251 接受 CPU的命令字B、8251 向 CPU 送状态字C、CPU往 8251 送数据D、8251 向 CPU送数据4、8086CPU 往 8255 端口 B 送数据时，则8255A 芯片引脚A1AO 为（）A、A1A0=00 B、A1A0=01 C、A1A0=10 D、A1A0=11 5 RS232C 是（）总线。 A、片总线B、内总线C、外总线D、以上都不是6、当一个系统有多片8259 芯片时，主片必须工作在（）A、全嵌套方式B、特殊全嵌套方式C、优先级自动循环方式 D、

21、优先级特殊自动循环方式7、8253 是 16 位可编程计数器，器计数初植范围应为（）A、065535 B、065536 C、165535 D、165536 8、设串行异步通信时，数据传送的速率是400 字符秒，每个字符为12 位二进制数据，则传送的波特率是（）A、12000 B、2400 C、4800 D、9600 9、当 8086 CPU 的 RESET 引脚从高电子变为低电平（即脱离复位状态）时，CPU 从内存的（）单元开始执行程序。A、00000H B、FFFFFH C、FFFF0H D、0FFFFH 10、在程序控制传送方式中，（）可提高系统的工作效率。A、无条件传送 B、查询传送C、

22、中断方式D、以上均可以1.8086CPU 工作在总线请求方式时，会让出（D ） 。A地址总线B数据总线C地址和数据总线D地址、数据和控制总线28086CPU 的 I/O 地址空间为（B ）字节。A64KB B1MB C256B D1024B 3设 8255A 的方式选择控制字为9BH，其含义是 ( ) A. A、B、C 口全为输出B. A、B、C 口全为输入C. A 、B 口为方式0 且输出D. 以上都不对4数据的输入输出指的是（B ）进行数据交换。ACPU 与存储器BCPU 与外设 C存储器与外设D内存与外存58086/8088 CPU 系统中最大模式下增加总线控制器8288 的目的是 (A

23、 ) A.提高总线控制能力B.提高总线驱动能力C.控制协处理器D.解决总线共享控制问题6在中断输入/输出方式下，外设的（）线可用于向CPU 发送中断请求信号。A地址B状态 C数据D其他7CPU 在执行 OUT DX ，AL 指令时，（A ）寄存器的内容送到数据总线上。AAL BDX CAX DDL 8CPU 响应 INTR 引脚上来的中断请求的条件是（B ） 。AIF=0 BIF=1 CTF=0 DTF=1 9若 8259A 工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页

24、，共 19 页知识点精编先级最高的中断源是（B ） 。 A IRQ3BIRQ5CIRQ0DIRQ4 10两片 8259A 级联后可管理（A ）级中断。 A15 B16 C32 D64 11 8255A 工作在方式2（双向选通I/O）时， （ D ） 。A只能作输入接口B只能作输出接口C作输入口或作输出口D同时可作输入口、输出口12并行接口一般要对输出数据进行锁存，其原因是（D ） 。A外设速度常低于主机速度B主机速度常低于外设速度C主机与外设速度通常差不多D要控制对多个外设的存取13可编程定时器/计数器 8253 有（C ）种工作方式。A一种B二种 C六种D八种14计数器与定时器的工作原理是（

25、A ） 。A不完全相同的B根本不同的C相同的D互不相关的15可编程定时器/计数器 8253 的控制字为（C ）个字节。A1 B2 C 3 D4 16起动 8253 的计数器开始或计数的方式有（B ） 。A软件方式B硬件方式C软件和硬件方式D门控信号17向 8253 写入的计数初值写到了（B ）中。A初值寄存器B计数器 0#C减计数单元D控制字寄存器18在对 8253 进行任何操作前，都必须先向8253 写入一个（ A ） ，以确定 8253 的工作方式。 A控制字 B计数初值C状态字D指令19计数初值送到8253 的（）寄存器中。A控制寄存器B计数初值寄存器C减 1 计数单元D输出锁存寄存器2

26、0可以从8253 的（）寄存器中读出减计数器的值。A控制寄存器B计数初值寄存器C减计数单元D输出锁存寄存器21串行通信适用于（）微机间的数据传送。A不同类型 B同类型C近距离 D远距离22两台微机间进行串行通信时，波特率应设置为（） 。A不同 B相同 C可相同也可不同D固定不变23 .同步通信传输信息时，其特点是( ) A.每个字符的传送不是独立的B.字符之间的传送时间长度可不同C.通信双方必须同步D.字符发送速率由数据传输率确定24 .8086/8088 中除（）两种寻址方式外，其它各种寻址方式的操作数均在存储器中。A.立即寻址和直接寻址B.寄存器寻址和直接寻址C.立即寻址和寄存器寻址D.立

27、即寻址和间接寻址25 .8086 CPU在（）时刻采样READY 信号决定是否插入等待周期。A、T3 下降沿 B、T3 上升沿 C、T2 下降沿 D 、 T2上升沿二、填空题1.8086 CPU 通过 _CS 寄存器和 _IP 寄存器能准确找到指令代码。2.8086 中地址 / 数据线分时复用，为保证总线周期内地址稳定，应配置_8282_，为提高总线驱动能力，应配置_8288_。3. 类型码为 _16H_的中断所对应的中断向量存放在0000H：0058H开始的 4 个连续单元中，若这4 个单元的内容分别为_80H、70H 、 60H 、50H_，则相应的中断服务程序入口地址为 5060H：70

28、80H。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 19 页知识点精编4.CPU 在指令的最后一个时钟周期检测INTR 引脚，若测得INTR 为_1_且 IF 为_1_，则 CPU在结束当前指令后响应中断请求。5. 设 8251A工作于异步方式，收发时钟频率为38.4KHz，波特率为2400。数据格式为7位数据位， 1 位停止位，偶校验，则8251A的方式字为 _7AH_ 。 6.CPU从 I/O 接口中的状态端口获取外设的“准备就绪”或“忙/闲”状态信息。8. 当存储器的读出时间大于CPU所要求的时间， 为保证 CPU与存储器的周

29、期配合，就需要用_READY_ 信号，使CPU插入一个 _Tw_ 状态。9.CPU响应可屏蔽中断的条件是_INTR=1_、_IF=1_、_中断类型号 _。10.8255A 工作于方式1 输入时，通过_INTR_信号表示端口已准备好向CPU输入数据。11. 设 8253 的计数器用于对外部事件记数，计满 100 后输出一跳变信号， 若按 BCD方式计数，则写入计数初值的指令为MOV AL ，_62_和 OUT PORT ，AL。 12. 总线按其作用和位置可分为_数据 _、_控制 _、_地址 _和_状态 _四种， RS-232C属于_外部 _总线。13. 中断控制器8259A中的中断屏蔽寄存器I

30、MR的作用是 _屏蔽某一为1 的引脚。14.DMA控制器的传送方式有_单字节传输 _、_块传输 _ 、_请求传输 _ 和_级联传输 _ 四种。26.对一个微机系统而言有三种总线 片总线、 内总线和外总线，外总线又称为通信总线。27.8086CPU时钟频率为5MHZ 时，它的典型总线周期为200 ns。28.在 8086 的中断中，只有可屏蔽中断需要硬件提供中断类型码。29.DMA 操作有三种基本方法 周期挪用、周期扩展和 CPU 停止。30.一个可编程的定时器内部通常有计数初值寄存器和计数执行单元。计数器的初值由OUT指令写人计数初值寄存器，当 计数执行单元中的数值减为零时，计数器OUT 端输

31、出信号。1. 用 2K8的 SRAM 芯片组成32K16 的存储器，共需SRAM 芯片 _32_片，产生片选信号的地址需要 _15_位。2. 在 8086 CPU中，总线接口部件（BIU）的功能是 _负责与存储器、I/O 端口传输数据 _ ，执行部件（ EU ）的功能是 _负责指令的执行_ 。3. 在 8086 中，一条指令的物理地址是由_CS与 IP_ 相加得到的。4.8086 CPU只在 _CPU和内存或I/O 接口之间传输数据，以及填充指令队列_时，才执行总线周期。5.80868088CPU工作在最大模式时，总线控制器产生控制信号的依据是_。6. 从 CPU的 NMI引脚产生的中断叫做_

32、非屏蔽中断 _，他的响应不受_IF 位_的影响。 7. 中断类型码为15H的中断，其服务程序的入口地址一定存放在_ 0000：0054H_四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为_3088H：5066H_。8. 在 8086 系统中，最小模式下CPU通过 _HOLD_ 引脚接收DMA 控制器的总线请求， 而从 _HLDA_引脚上向DMA 控制器发总线请求允许。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 19 页知识点精编9. 设微机的地址总线为16 位，其 RAM 存储器容量

33、为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是_BFFFH_ 。10. 可编程串行接口芯片8251A可检测 _帧格式、超越、奇偶校验_三种错误。11. 常用来实现RS 232C 电平与 TTL 电平相互转换的电路是 8251A 。14. 若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为_1*11*11_ 。15. 为使 DMA 操作过程正确进行，DMA 操作之前，系统程序要对DMA 控制器预置 _数据、状态和控制 _ 三个信息。1、8086 CPU 工作在最大模式下，提供给存储器及IO 接口电路的读写信号是由 8288 芯片输出的。2、8086 CP

34、U 的基本总线周期由4 个时钟周期组成，分别以 T1状态、 T2状态 、 T3状态、 T4状态表示。每个时钟周期由主频决定。3、8086 CPU 在执行 IN AL ，DX 指令时，在总线周期的 T1状态，往地址总线上送端口地址DX。在 T3状态，往控制总线上送RD 信号。4、微机的总线结构由内总线、外总线和片总线三总线形成。其中总线是单向总线，总线是双向总线。5、DMA 传送方式通常有单字节传送、成组传送、和请求传送三种。6、微机主要由三部分组成，即 CPU 、存储器和 外设。7、为了提高程序的执行速度，充使用总线，8086 CPU 内部被设计成总线接口部件和执行部件两个独立的功能部件。8、

35、8255A 的方式选择控制字和C 口置 1置 0 控制字都是写入 11 端口的，它们是由 标志位来区分的。9、在异步通信中，如果用偶校验，现在要传送的数据中1 的个数为奇数，则校验位应为 1 。10、中断向量表每4 个字节存放一个中断服务程序的入口地址，较低地址的两个字节存放的是 IP ，较高地址的两个字节存放的是 CS 。11、利用中断控制器8259A 的级联工作方式，可以在不增加其他硬件的情况下，用4 片8259 构成最多有 29 个中断申请端的主从式中断系统。12、中断向量表放在存储器的最低端共 1024 字节，可存放 256 个中断向量。13、联络主机和I/O 设备的部件常称为接口，主

36、机和 I/O 设备之间的数据传送控制方式通常有程序、中断和 DMA 三种。14、在串行通信中有两种基本的通信方式是同步通信和异步通信。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 19 页知识点精编15、8086 CPU 执行的指令是由执行部件从指令队列缓冲器中取出的。1.当 INTEL 8086 工作在最大模式时，需要_8288_ 芯片提供 _控制信号 _ 。2.当取指令时，8086 会自动选择CS_ 值作为段基值，再加上由_IP 提供的偏移量形成物理地址。3.8086/8088微处理器被设计为两个独立的功能部件：BIU 总线接口部

37、件和 EU 执行部件 _ 4.INTEL 8086的当前 CS=1234H ， IP=5678H ，则将执行 20 位物理地址179B8H 处的程序。5.8086 存储器组织中， 逻辑地址由十六进制_4 _ 位构成的， 物理地址又由十六进制_5 位构成。6.在微机系统中，主存储器(通常又称为内存)用来存放 _当前运行时所需的程序和数据。辅存储器 (又称外存 )用来存放当前暂不运行的程序、数据和文件，以及一些永久性保存的程序、数据和文件_ 。7.静态 RAM 的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量_小 ，存取速度 _较快 _ 。8.微机系统中数据传送的控制方式有三种，其中程

38、序控制的数据传送又分为无条件传送、查询传送和中断传送9.所谓 “ 串行通信 ” 是指 _数据是一位一位顺序传送的。在串行通信中有两种基本的通信方式：即 _异步通信 (ASYNC)_ 和 _同步通信 (SYNC)_ 。10. 当要进行一次DMA 传送时，首先由外设向DMAC 发 DMA 请求信号， DMAC 收到此申请后向 CPU发总线请求信号。若CPU 响应此请求则发_总线回答 (响应 ) 给 DMAC，DMAC 接收_ 总线 _ 后开始工作。11. 总线有三类：片总线，例如：_如各类微处理器的引脚信号；内总线，例如： STD 总线、PC 总线；外总线，例如：RS-232C、IEEE488 。

39、12. 中断向量是中断服务程序的入口地址_ ，每个中断向量占_4 字节。 INTEL8086 中将对应 256 类中断的中断向量组成一张_ 中断向量表 _， 占据内存从 _ 00000 到 003FFH 区间。13. 常见的微机接口总线有_ SCIS 、 IDE (RS-232等 。通常局部总线的数据传输速度较接口总线 _快_。14. 大部分 DMAC 都有三种DMA 传送方式，这三种方式是_单字节传送方式、成组传送方式 _和 请求传送方式。15. 在有多重中断的系统中，通常解决中断优先级的方法有软件查询、硬件查询和中断优先级编码 _三种。16. 主机和 I/O 设备间的数据传送有_程序控制方

40、式、 DMA 方式 和 I/O处理机方式三种方式，其中 _DMA 方式传送过程中CPU无需参与，而是有_DMAC 控制完成。17. 在计算机控制系统中，传感器功能是把非电量的模拟量(如温度、压力等)转换成电压或电流信号。18. 数据总线用来在CPU与内存储器或 I/O 设备 )之间交换信息，地址总线由CPU 发出，用来确定 CPU 要访问的 _ 内存单元 (或 I/O 端口 )的地址。34.75=(01001011 ) B=( 4B)H=( )BCD. 已知 X 补 01100011B ， 求 X （01100011B ） Y 补 11111001B ， 求 Y （10000111B ）808

41、6CPU 中 8 位寄存器包括（AL、AH、 BL、BH、CL、CH、DL、DH）寄存器已知 DS2000H ，指令 INC WORD PTR 0200H 的寻址方式为（直接寻址）35.8086外部中断有非屏蔽中断和 可屏蔽中断当 CPU 内的中断标志IF “ 0”状态时，外部中断线同时为“1”状态时， CPU响应哪个中断请求信号非屏蔽中断 36.CPU 与外设数据传送的控制方式有程序方式、 中断方式和 DMA 方式其中要用到以下三种信息数据信息、控制信息、状态信息。 37.8086CPU 的存储器采用奇偶分体的结构方式，CPU 使用（ A0）和（ BHE# ）作为奇偶存储器存储体的选择信号一

42、般中断的过程包括中断请求，中断判优，中断响应，中断处理，中断返回。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 19 页知识点精编1、8088 的 ALE引脚的作用是地址锁存允许信号输出。2、在 8088 读存储器周期中，采样 Ready 线的目的是在T 三状态启动前向CPU发出一个 “数据是否准备好”信号。3、8088 在访问 4 个当前段时， 代码段、 数据段及堆栈段的偏移量分别由CS 、DS和 SP 提供。4、微型计算机由 CPU、存储器和输入输出接口电路以及系统总线组成。5、在 IBMPC/XT中，外设是通过INTR 器件对

43、CPU产生中断请求。这些中断的中断类型码为 唯一的。6、8088 中的指令INTn 用 n 指定中断类型。7、一片 8255A端口 A有 3 种工作方式，端口B有 6 种工作方式。8、串行异步接口在接收时是由 UART 寄存器将串行数据转换成并行数据。在发送时， 是由UART 寄存器将并行数据转换成串行数据。2.8086CPU的 9 个标志位中，属状态标志的有_SF、ZF、PF 、CF、AF 、OF_ 。3. 总线周期是指_由 4 个时钟周期组成_。4. 当 _T3状态的下降沿出现READY 信号 _ 时， CPU便进入等待状态(Tw) 。5. 当一个系统中包含的外设接口较多时，数据总线上需要

44、有_8288_以增强驱动能力。6.Reset信号到来后， 8086CPU的特征是 _有个复位脉冲发送到复位线上，使系统重新启动_ 8. 软件中断服务程序的入口地址是由 IP 加上 CS_ 产生的。9. 串行通信数据传送的方向有_全双工、半双工、单工_三种。10.DMA控制器的基本组成包括_控制寄存器、状态寄存器、地址寄存器、字节计数器_。11. 对 8251A 初始化时必须按照_复位，模式字（同步字符） ，控制字 _的次序进行。 12.8259A的初始化命令字包括_ICW1、ICW2、ICW3、ICW4_，其中 _ ICW1、ICW2 是必须设置的。13. 中断类型码为的中断向量一定存放在_内

45、存低地址单元4 个连续单元中， 若其入口地址为3040:2010 ，则这四个单元中的具体内容依次为_10H、20H、40H、30H 。14.8253 芯片内包含有 _3_个独立的计数通道，它有_6_种工作方式，若输入时钟CLK 1=1MHz ，计数初值为500，BCD码计数方式， OUT1 输出为方波，则初始化时该通道的控制字应为 _ 。15. 用 2k8的 SRAM 芯片组成16K16 的存储器，共需SRAM 芯片 _16_片. 1十进制数61.5 转换为二进制是.，转换为十六进制是_ ._。2已知X 的原码是10001000，则 X 的反码是，补码是。3逻辑运算11110101 和 111

46、01110 的相“或”的结果是_。4微机硬件系统是指构成微机系统的_物理装置，微机软件系统是指_各种程序和相应的文档。软件系统包括_系统软件和应用软件两大类。5高速缓冲存储器的英文名称是_cache_。1接口的基本功能是在系统总线和 I/O 设备之间传输信号。 （P222）2数据输入 /输出的三种方式是程序方式、 DMA 方式 和 中断方式。（P202）3在查询输入 /输出方式下，外设必须至少有两个端口，一个是传送数据端口，另一个是传送状态端口。（P203）4DMA 方式的中文意义是直接存储器传输，它适用于高速数据传送。（P215）5总线按传送信息的类别可分为：数据总线、控制总线、地址总线三类

47、。 （P202图 5.1）6若某中断向量为08H， 则该中断的中断服务子程序的入口地址在中断向量表中的物理地址范围为（ 20H ）（ 24H）。78253 中有 3 个独立的计数器。 （P311）88253 中的每个计数器可作为二进制和BCD 码 进制计数器用。 （P314.）98255A 具有三种工作方式：方式 0（基本的输入输出方式）、 方式 1（选通的输入输出方式）和方式 2（双向传输方式） 。 （P251）10 8253 共有4 个地址。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 19 页知识点精编微机原理及应用习题库与答

48、案第 2 章 微处理器结构及微计算机的组成1 8086 是多少位的微处理器？为什么？答： 8086 是 16 位的微处理器，其内部数据通路为16 位，对外的数据总线也是16 位。2 EU 与 BIU 各自的功能是什么？如何协同工作？答： EU 是执行部件， 主要的功能是执行指令。BIU 是总线接口部件，与片外存储器及I/O接口电路传输数据。EU 经过 BIU 进行片外操作数的访问，BIU 为 EU 提供将要执行的指令。EU 与 BIU 可分别独立工作， 当 EU 不需 BIU 提供服务时， BIU 可进行填充指令队列的操作。3 8086/8088 与其前一代微处理器8085 相比，内部操作有什

49、么改进？答：8085 为 8 位机， 在执行指令过程中,取指令与执行执令都是串行的。8086/8088 由于内部有 EU 和 BIU 两个功能部件，可重叠操作，提高了处理器的性能。4 8086/8088 微处理器内部有那些寄存器，它们的主要作用是什么？答：执行部件有8 个 16 位寄存器， AX 、BX、CX 、DX 、SP、BP、DI、SI。AX 、BX、CX 、DX 一般作为通用数据寄存器。SP 为堆栈指针存器，BP、DI 、SI 在间接寻址时作为地址寄存器或变址寄存器。总线接口部件设有段寄存器CS、DS、SS、ES 和指令指针寄存器IP。段寄存器存放段地址，与偏移地址共同形成存储器的物理

50、地址。IP 的内容为下一条将要执行指令的偏移地址，与CS 共同形成下一条指令的物理地址。5 8086 对存储器的管理为什么采用分段的办法？答： 8086 是一个 16 位的结构，采用分段管理办法可形成超过16 位的存储器物理地址，扩大对存储器的寻址范围(1MB ，20 位地址 )。若不用分段方法，16 位地址只能寻址64KB 空间。6在 8086 中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。答：逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如 1234H：0088H。偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。 物