2022年微电子概论基础知识概览 .pdf

《2022年微电子概论基础知识概览 .pdf》由会员分享，可在线阅读，更多相关《2022年微电子概论基础知识概览 .pdf（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微电子概论基础知识概览1、半导体（1） 半导体的主要特点在纯净的半导体材料中，电导率随温度的上升而指数增加半导体中杂质的种类和数量决定着半导体的电导率，而且在参杂情况下， 温度对电导率的影响较弱在半导体中可以实现非均匀掺杂光的辐射、高能电子等的注入可以影响半导体的电导率（2）半导体的掺杂电子和空穴： 可以自由移动的缺位成为空穴， 在半导体中电子和空穴统称为载流子半导体名称掺杂方式掺杂元素导电机制原理N 型半导体施主掺杂V 族（P、As） 自由电子V 族杂质原子可以向半导体硅提供一个自由电子，而本身成为带正电的离子P型半导体受助掺杂族元素（ B、Al）空穴在与周围硅原子形成共价键时，产生一个空穴

2、，这样杂质原子可以向半导体硅提供一个空穴，而本身接受一个电子成为带负电的粒子实际上，半导体中通常同时含有施主和受主杂质，当施主数量大于受主数量时，半导体是 N 型的；反之，半导体是P 型的。（3）半导体的电导率和电阻率平局漂移速率： v= uE (u迁移率 ) 则用迁移率表示电导率为：N、P型： nqu；电导率一方面取决于杂质浓度，另一方面取决于迁移率。迁移率： 反映半导体中载流子导电能力的重要参数。迁移率越大， 半导体的电导率越高。通常电子迁移率要高于空穴迁移率。影响迁移率的因素：（1）掺杂浓度：在低掺杂浓度的范围内，电子和空穴的迁移率基本与掺杂浓度无关， 保持比较确定的迁移率数值。在高掺杂

3、浓度后， 迁移率随掺杂浓度的增高而显著下降。 （2）温度：掺杂浓度较低时，迁移率随温度的升高大幅下降。 当掺杂浓度较高时， 迁移率随温度的变化较平缓。当掺杂浓度很高时，迁移率在较低的温度下随温度的上升而缓慢增高，而在较高的温度下迁移率随温浓度的上升而缓慢下降。 （高斜率下斜：大幅度下降、平：变化较平缓、抛物：先升高再下降缓慢ing）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 10 页散射：载流子在其热运动的过程中，不断地与晶格、杂质、缺陷等发生碰撞，无规则的改变其运动方向，这种碰撞现象通常称为散射。（4）半导体中的载流子价带：能量最

4、高的价电子所填充的带导带：最低的没有被电子填充的能带载流子的运动形式：漂移：由电场作用而产生的沿电场方向的运动称为漂移运动。扩散：产生：电子从价带跃迁到导带复合：倒带中的电子和价带中的空穴相遇，电子可以从导带落入价带的这个空能级，称为复合空穴和电子导电形成的实质： 电子摆脱共价键而形成电子和空穴的过程，就是一个电子从价带到导带的量子跃迁过程。其结果是，导带中增加了一个电子而价带中出现了一个空能级， 半导体中导电的电子就是处于导带的电子，而原来填满的价带中出现的空能级则代表到点的空穴。从实质上讲空穴的导电性反应的仍是价带中电子的导电性。杂质能级： 如果能级在有电子占据时是电中性，失去电子后成为正

5、点中心的杂志能级，称为施主能级；受主能级正好相反，在有电子占据时是负电中心，而没有电子占据是电中性的。 （此处的能级是杂质自己的能级）（5）多子和少子的热平衡多子少子相对性： N 型中，电子为多子，空穴为少子；P 型中，空穴为多子，电子为少子。形成热平衡的原因： 电子从价带到导带跃迁形成一对电子和空穴，随着电子和空穴对的产生，电子 -空穴的复合也同时无休止的进行。所以半导体中电子和空穴的数目不会越来越多。半导体中将在产生和复合的基础上产生热平衡。本征半导体的热平衡：本征半导体是指半导体中没有杂质而完全靠半导体本身提供载流子的理想情况。电子和空穴的浓度相等，这个共同的浓度称为本征载流子浓度本征载

6、流子浓度与禁带宽度、温度有关，与掺杂类型、浓度无关。两者乘积为定值np = ni2 浓度与温度的关系： 在室温中本征载流子浓度很低，但随着温度的升高， 而迅速增加。本征载流子浓度是一个完全确定的温度函数。非本征半导体的热平衡：仍然遵循np = ni2 只不过这里 N 要理解为总电子的浓度， 也可以说就是掺杂施主杂质的浓度， P要理解为总空穴的浓度，也可以说是掺杂受主杂质的浓度。2、PN 结（1） 基本概念： 定义：在一块半导体材料中，如果一部分是N 区，一部分是 P区，在 N 区和P区的交界面形成了PN 结。 突变结：在交界面处，若杂质分布有一个突变扩散结：杂志浓度逐渐变化 性质：单向导电性。

7、 P + N- 通P- N+断，且通时电流随电压增加很快（2） 平衡 PN 结精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 10 页 定义：指没有外加偏压情况下的PN 结。 自建场：电场方向n-p. （3） PN 结的正向特性（扩散运动为主） 外加电压与自建电场方向相反，打破了扩散漂移的相对平衡，载流子的扩散运动超过漂移运动，这是将有源源不断的电子从N 区到 P区，成为非平衡载流子，称为注入效应。 电子电流和空穴电流相互转换，在各个区域不同，但是通过每个面的电流之和相同，所以 PN 结内部电流是连续的， PN 结内电流的转换并非电流中

8、断，而仅仅是电流的具体形式和载流子的类型发生了变化（4） PN 结的反响特性（漂移运动为主） 反向抽取作用：自建场和外加场一致， 使得空穴、电子分别被拉回P、N 区。 反向电流趋向一个与反响偏压大小无关的饱和值，它仅与少子浓度、扩散长度、扩散系数有关，也被称为反响饱和电流。 PN 结单向导电性由正向注入和反向抽取效应决定。（5） PN 结的击穿 反向偏压到达击穿电压 击穿机理：雪崩击穿，隧道击穿（6） PN 结的电容 电压与空间电荷区的电荷量：电荷量增大，电压增大；电荷量减小，电压减小 Vt = V d-V ，V 是外电厂施加的偏压，正向偏压V0，反向偏压 V0，Vd 是自建势外电压电压变化电

9、荷区宽度变化电容变化正向偏压增加减小增大正向偏压减小增大减小反向偏压增加增大减小反向偏压减小减小增大可用一个图像来表示 计算公式Ct = ?s?0 S/Xm 从公式中可以看出， PN 结的电容是一个随外电压变化的函数3、双基晶体管（ BJT）基本结构：由两个相距很近的 PN 结组成， 双极晶体管又可以分为PNP和 NPN型两种。三端：发射极（ e） ；基极（ b） ；收集极（ c）两结：发射区和基区构成发射结；收集区、基区构成收集结。 正常使用条件：发射结施加正向小偏压，收集结施加反向大偏压。（1） 电流传输机制 载流子运输过程：发射结注入基区的非平衡少子能够靠扩散通过基区，并被精选学习资料

10、- - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 10 页收集结电厂拉向收集区， 流出收集极， 使得反向偏置收集结流过反向大电流。非平衡少子的扩散运动 是晶体三极管的工作基础。（2） 电流传输机构 形成电流的原因：发射结的正向注入作用和收集结的反向抽取作用，使得有一股电子流由发射区流向收集区 各部分电流具体分析位置电流机制图形标识发射结由发射区注入基区的电子扩散电流（ X2） ，这部分能传输到基区，成为收集结电流的主要部分；注入发社区的空穴扩散电流，成为基极电流的一部分。发射区空穴电流转换为电子电流，成为发射极的电流Ie = Ip(X1) + In(X

11、2) 基区电子电流在扩散中复合，变成基极电流Ib = Ip(X1) + Irb Icbo 收集结和收集区扩散到达收集结边界X3的电子扩散电流，在电场作用下变为流经 (X4)的漂移电流；收集结的反向漏电电流Ic = Ie Ib 图形表示：（3） 晶体管的放大系数 基本接法：共基极接法，共发射极接法 共基极： （如右图）1、 特点：积极作为输入和输出的公共端。2、 0 定义为负载电阻为零时，收基极电流Ic 与发射极电流 Ie 的比值0 = Ic / Ie 3、 对 a0 的分析：总小于 1；越大放大能力越好 共发射极1、 特点： 发射极作为输入与输出的公共端2、 0 定义为收集极无负载时，收基极电

12、流（Ic）和基极电流（ Ib）的比值精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 10 页0 = Ic / Ib 3、 对 0 的分析：越大电路的放大效果越好；与0 的关系推到为（4） 晶体管的直流特性曲线共基极： 输入特性曲线：Ie Veb 之间的关系 输出特性曲线：Ic Vcb 之间的关系共发射极： 输入特性曲线：Ib Veb 之间的关系 输出特性曲线：Ic Vce 之间的关系 共发射级直流输出特性曲线分析：区域分析放大区发射结正偏，收集结反偏饱和区发射结收集结都正偏截止区发射结收集结都反偏4、 MOS 场效应晶体管（1） MOS

13、 场效应晶体管的基本结构 类型对比名称衬底沟区结构源漏区别n-MOS P-Si n+ npn 电位低源电位高漏漏-源p-MOS N-Si p+ pnp 电位高源电位低漏源-漏精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 10 页（2） MIS 的结构 反型层的形成过程（ p 型半导体）：1、 开始加正电压时，空穴排斥到远端，吸引少电子到半导体表面2、 随着电压的增大，负空间电荷区加宽，同时被吸引到表面的电子也随着增加。3、 当电压达到阈值电压，吸引到表面的电子浓度迅速增大，在表面形成了一个电子导电层，即反型层。（3） MOS 场效应管

14、的直流特性 阈值电压：在 MOSFET 中，使硅表面开始强反型时的栅压为MOSFET 的预制电压 Vt，阈值电压有时也叫开启电压。当栅压Vg = Vt 时，表面开始强反型，反型层中的电子形成导电购到，在漏源电压的作用下，MOSFET 开始形成显著的漏源电流。 MOSFET 电压和电流的关系： 线性区： VDS较小的时候，沿沟道的电势变化较小。 IDS随 VDS线形增加。 饱和区： 随着 VDS的增大，线性关系偏离越来越大，当 VDS（源漏电压）= VGS（基级和源） VT（阈值电压）时，漏极家短，电子数目很少，形成高阻区，但由于电厂很强，可以把狗盗中的电子拉向漏极。增加电压，只降落在高阻区上，

15、所以IDS不再增加，此时达到饱和。击穿区：IDS 迅速增大，直至引起漏 -衬底的 PN 结被击穿。 直流特性曲线：转移特性曲线：固定VBS和 VDS，可测量 IDS与 VGS的关系曲线。输出特性曲线：变化VBS和 VDS ,测量 IDS与 VGS的关系曲线。类型截面输出特性转移特性N 沟增强型N 沟耗尽型P沟增强型P沟耗尽型精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 10 页微电子概论之集成电路制造工艺部分1、单项工艺的实现和注意事项 ?（供参考使用的符号）（1）制膜工艺氧化：生长出二氧化硅 二氧化硅的作用：在 MOS 集成电路中，

16、二氧化硅曾作为MOS 期间的绝缘栅介质，这时，二氧化硅是期间的一个重要组成部分。作为选择扩散时的掩蔽层作为集成电路的隔离介质作为电容器的绝缘介质作为多金属互连层之间的介质材料作为对期间和电路进行钝化的钝化层材料 二氧化硅的制备方法干氧氧化：在高温下氧气与硅反应生成二氧化硅水蒸气氧化法：高温水蒸气与硅发生反应湿氧氧化化学汽相淀积： 分类：常压化学汽相淀积（ APCVD ） 、低压化学汽相淀积（ LPCVD ） 、等离子增强化学汽相淀积（ PECVD） 。 几种常见物质的化学汽相淀积二氧化硅多晶硅代替金属铝作为MOS 器件的栅极氮化硅可作为局域氧化的掩蔽阻挡层物理汽相沉淀：利用物理过程实现物质转移

17、，原子或分子由原转移到沉底表面，淀积成薄膜。蒸发：在真空系统中， 金属原子获得足够的能量后便可以脱离金属表面的叔父成为蒸气原子，点击在晶片上。灯丝加热蒸发，电子束蒸发。溅射：真空系统中充入惰性气体， 在高压电场作用下， 气体放电形成的离子被强电场加速，轰击靶材料，使靶原子溢出并被溅射到晶片上。（2）图形转换光刻：通过曝光和选择腐蚀等步骤，将掩膜板上的设计好的图形转移到硅片上。 步骤及注意事项：甩胶 将液态光刻胶均与铺在衬底上曝光 光照射使光刻胶发生化学变化。接触式光刻、接近式光刻、投影式光刻（用的最多）。显影 后烘（增加显影后光刻胶的附着力）刻蚀 湿法刻蚀、干法刻蚀关键：选择型、对图像的控制性

18、湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法。（各向同性）干法刻蚀：利用低压放电产生的等离子体中的离子或游离基与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。（3） 掺杂精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 10 页 将需要的杂志掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN 结、电阻、欧姆接触。 主要工艺：扩散、离子注入 离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术。掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目决定。优点：均匀性好、温度低、精确控制杂质

19、分布、注入各种各样的元素、横向扩展比扩散要小得多、客队化合物半导体进行掺杂（4）退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。 作用 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性， 产生自由载流子，起到杂质的作用。 消除损伤2、 CMOS 集成电路工艺各步骤的方法： 制备肼生长二氧化硅淀积氮化硅利用 N-well 版光刻，刻蚀氮化硅注入 P；退火形成深的 n-well 制备隔离生长二氧化硅淀积氮化硅光刻保护有源区淀积 p+型沟道阻挡层生长厚氧化层去掉有源区的氮化硅和二氧化硅 制备栅极生长二氧化硅淀积多晶硅光刻、刻蚀多晶硅形成栅电极

20、制备源漏光刻 n+区，选择注入 AS、P 光刻 p+区，选择注入 B 形成接触 CVD 磷硅玻璃并刻孔淀积 Al 刻蚀金属形成电极版图如下：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 10 页集成电路设计的原则1、 分层分级设计的基本概念分层设计将一个复杂集成电路或电路模块的设计问题分解为单元复杂性较低的设计级别， 而且这个级别还可以再分解到单元复杂性更低的设计级别；这样一直继续到是最终的设计级别的单元复杂性足够地，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的电路。一般来说， 级别越高， 抽象程度越高；级别越低，细节越

21、具体。模块设计将电路分成不同模块进行设计，各模块可以并行设计，不同模块完成不同的功能，最后集成为整个电路，完成所需的功能。分层分级设计的体现域的角度行为设计：集成电路的功能结构设计：集成电路的逻辑和电路物理设计：集成电路光刻掩模版的辑和特性和物理特性层次的角度系统级（系统行为描述，主要是一些性能指标） 、算法级（系统功能描述，主要是一些抽象的算法描述、控制流和数据流图）、寄存器传输级（RTL） （反映触发器、寄存器、计数器、算术逻辑预算单元等功能块间的互联、逻辑级、电路级2、设计信息的描述描述方法：设计图形设计语言语言描述VHDL Verilog 语言功能描述与逻辑描述设计图 功能设计 -功能

22、图，逻辑设计 -逻辑图，电路设计 -电路图，版图设计符号式版图3、典型的设计流程功能设计主要包括确定芯片的设计要求（包括芯片功能、性能、允许的芯片尺寸、功耗等），进行功能块划分和数据流、控制流设计，实现芯片功能。逻辑和电路设计确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构，其输出一般是网表和逻辑图或电路图。版图设计根据逻辑与电路功能要求以及工艺水平要求设计出供光刻用的掩模版。在验证与检查中设计规则检查（ DRC） ，电学规则检查（ ERC） ，网表一致性检查（ LVS） 、后仿真（ POSTSIM） ，最终版图测试与测试向量3、 EDA 的概念 EDA electronic

23、design automation 目的：运用计算机辅助设计，建立起完整的电子系统设计、分析、模拟、仿真、综合等手段，以便整个电子系统的设计能够在计算机平台上自动进行。系统功能设计中在 RTL 级描述，可用行为综合（高层次）自动转换成寄存器传输级综合： 一定约束条件下，从设计的高层次向低层次转换的过程，是一种自动设计的过程 RTL 级行为的方针严重时，可用行为模拟验证集成电路是否满足性能指标。模拟 对于设计出抽象模型，施加外部激励，观察输入，进行判断4、几种设计方法的比较名称类别向厂商提供厂商提供单元外形单元类型单元布局连线特点全 定制全定制版图 /全套掩模版工 艺 文 件 /设计规则可变可变可变可变高精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 10 页标 准单元定制网表 /全套掩模版标 准 单 元库固定高度可变按行可变中宏 单元定制网表 /全套掩模版宏单元固定高度可变按行可变门 阵列半定制可 编程 逻辑半定制精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 10 页