2022年数字逻辑复习练习题 .pdf

《2022年数字逻辑复习练习题 .pdf》由会员分享，可在线阅读，更多相关《2022年数字逻辑复习练习题 .pdf（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、【例 1】将2011.11110101转换成十进制数解：2011.1111010121212021202120212121213210123456710375.245【例 2】求210?51解： 2 51 余 数2 25 1 b0低位2 12 1 b12 6 0 b22 3 0 b32 1 1 b40 1 b5高位220123451011001151bbbbbb【例 3】用代数法求CDBACBCAABF的最简与或式。解：CBCAABCDBACBCAABFCABABCBAABCAB【例 9】求CABCBBCAACF的最简与或式。解：这种类型的题目，一般首先对是非号下的表达式化简，然后对整个表达式

2、化简。CCACCBBCACCBBCAACF故：CCABCCABFF【例 4】 用卡诺图法求131210874201，mDCBAF的最简与或式。解：F1的卡诺图及卡诺圈画法如图1.1 所示所得最简与或式为BCDACABDCDBF1注意：卡诺图左上角的变量分布根据不同的习惯有不同的写法，如另一种写法为CD/AB ，对于这种写法，卡诺图中填1 的方格也要相应改变为如图1.2 所示。图 1.1 F1的卡诺图图 1.2 F1的另一种卡诺图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 15 页初学者常常犯这样的错误，在画卡诺图时， 变量的分布按图

3、1.2 中的式样填写成CD/AB ，而在方格中填“1”时，却按图1.1 的样式填写，因而导致错误的结果。按照习惯，在画卡诺图时，从左上角到右上角，变量A、B、C、D 排列的顺序与函数DCBAF，括号中的排列一致，或与真值表上的变量排列一致。【例 5】 求151413111097654103，mDCBAF的最简与或式。解：F2的卡诺图及卡诺圈画法如图1.3 所示。所得F2最简与或式：ACBCDCCAF2注意： 对同一个函数的卡诺图，有时存在不同的卡诺圈画法，因而所得的最简与或式的表达式不是唯一的，但不同表达式中与项的数目应该是相同的。例如： 此题的另一种卡诺圈画法如图1.4 所示。根据F2卡诺图

4、后一种卡诺圈的画法，所得F2最简与或式为ACADBACAF2从上述的F2两种最简与或式中可知，它们的与项数目相同，化简程度一样，都是正确的答案。【例 6】 求151252141374313，dmDCBAF的最简与或式。解： 这是利用无关最小项化简逻辑函数的例题，F3的卡诺图及卡诺圈画法如图1.5 所示。所得最简与或式：DACBABF3注意：最小项m2所对应方格中的d既可看成1， 也可看成0， 由于它对扩大圈1 无帮助，故可把它看成0 而不圈它，如果圈它，就达不到化简的效果。第二章【例 3】 电路如图 2-3(a)、(b)、(c)、(d)所示，试找出电路中的错误，并说明为什么。图 1.3 F2的

5、卡诺图图 1.4 F2卡诺图后一种卡诺圈的画法图 1.5 F3的卡诺图1 d00 01 11 10 CD AB 00 01 11 10 1 d1 d11 1d精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 15 页图 2-3 电路图解 ：图 (a)：电路中多余输入端接“1”是错误的，或门有一个输入为1，输出即为1。图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为0，输出即为0。 。图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧

6、坏器件。图(d)：电路中两OC 门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。【例 3-1 】分析图3-4 所示电路的逻辑功能。解：该 电路有四个输出函数，根据电路图可以得到：BAS000；BAC000；CBAS0111CBABAC011111由逻辑表达式可以看出：S0、C0是一位半加器的输出，S1、C1是一位全加器的输出。所以，图3-4所示电路是两个两位二进制数AA01与BB01作加法的运算电路。【例 3-2】 组合电路如图3-5 所示，试写出函数表达式和分析逻辑功能。解： A、B、C1是原始变量，最后的输出函数F和 C 的函数表达式为：CBACBAF11

7、CBAABC1可以看出，该电路的逻辑功能是一位全加器。【例 3-3 】 一个组合逻辑电路有两个控制信号C1和C2，要求：(1)0012CC时，BAF(2) 0112CC时，ABF(3) 1012CC时，BAF(4) 1112CC时，ABF试设计符合上述要求的逻辑电路。解：首先，列出函数F 的真值表。把控制信号C2、C1与变量 A、 B 都视为所求电路中的输入变量。变量在真值表中的排列由高位到低位的顺序是ABCC12。真值表如表3-1所示。然后，画出函数F 的卡诺图，如图3-6 所示。化简后得到函数F 的最简与或式为ABCCBACCBACBACACCF12122212最后， 画出电路图。 由于题

8、中没有限定门器件的种类，也没有限定只使用原变量，所以在画电路时就直接根据F 逻辑式的需求使用与门、或门完成。电路图如图3-7 所示。图 3-4 题 3-1 电路图图 3-5 题 3-2 电路图表 3-1 例 3-3 真值表C2C1A B F 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 1 100 01 11 10 AB C2C100 01 11 1 11 1精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 15 页Y0Y1Y2Y3Y4Y5Y6Y73-8线译码C B A图 3-8 由译码器构成函数F 【例 3-4】请用 3-

9、8 线译码器译码器和少量门器件实现逻辑函数7630,，mABCF。解：从表中可知mYii，对 F 进行变换可得：由译码器构成的函数F 的电路图如图3-8 所示。【例 4-1】 设主从 J-K 触发器的原状态为1，按照图4-3(a)所给出的J、 K、 CP 输入波形，画出触发器Q 端的工作波形。解： 【关键点】此题的特点在于激励信号K 的某些跳变与CP 脉冲的跳变发生在同一时刻，所以必须了解： Q次态波形时取决于CP脉冲下降沿前一刻的J、K值而不是取决于CP脉冲下降沿时刻的 J、K值。画波形时， 从第 1 个 CP 脉冲开始分析， 看它的下降沿前一时刻的J、K 为何值，再依据 J-K 触发器真值

10、表所述的功能，确定Q 的次态，也就是CP 脉冲下降沿触发以后Q图 3-7 例 3-3 电路图mmmm7630YYYYmmmm76307630mmmmABCF7630，精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 15 页的新状态。【具体分析】1、为了便于说明，首先将CP 脉冲从到编号；2、第个CP脉冲下降沿前一刻，J、K同为 1，经 CP脉冲触发后Q必然翻转，所以在第 1 个 CP 脉冲下降沿后Q 由 1 变为 0。3、第个CP 脉冲下降沿前一刻，J=1、K=0，经 CP 脉冲触发后Q 置 1，所以在第个 CP 脉冲下降沿后Q 由 0

11、 变为 1。4、第个 CP 脉冲下降沿前一刻，J=K=0，经 CP 脉冲触发后Q 保持不变，所以在第个 CP 脉冲下降沿后Q 仍然为 1。5、第个 CP 脉冲下降沿前一刻，J=K=1，经 CP脉冲触发后Q 翻转，所以在第个CP 脉冲下降沿后Q 由 1变为 0。6、第个 CP 脉冲下降沿前一刻，J=K=0，经 CP脉冲触发后Q 保持不变，所以在第个CP 脉冲下降沿后 Q 仍然为 0。故该题Q 的工作波形如图4-3(b)所示。【例 4-2】 设主从 J-K 触发器的原状态为0，输入波形如图4-4(a)所示，试画出Q 端的工作波形。解 ： 【关键点】该例题要求读者不但熟悉J-K 触发器的真值表，还应

12、熟悉RD、SD的异步置 0、置 1 的功能。画波形时，应首先考虑RD、SD的直接置0、置 1的作用。所谓直接置0 置 1，是指不考虑CP 脉冲的作用，也不考虑所有激励信号J、K 的作用，只要10SRDD， 触 发 器 Q就 为 0； 而 只 要0SD(1RD) ， 触 发 器Q 就 为1。 只 有 当1SRDD时，才分析 CP、J、K 对触发器Q 的作用。【具体分析】1、为了便于说明，首先将CP 脉冲从到编号，已知Q 起始状态为0；2、第个CP 脉冲期间，1SD(0RD)，Q置 0，Q 保持不变仍为0。3、第个CP 脉冲期间，0SD(1RD)，Q置 1，使 Q 由 0 变为 1。4、第个CP

13、脉冲到来时，1RSDD，该 CP 脉冲有效，因在它的下降沿前一时刻，1KJ，所以在第个CP 脉冲下降沿以后，Q 翻转，由1 变为 0。5、第个CP 脉冲期间，0SD、1RD，Q 置 1，使 Q 由 0 变为 1；6、第个 CP 脉冲期间，1SD、1RD，考虑到 J=K=1 ，经 CP 脉冲触发后Q 应该在第个 CP 脉冲的下降沿翻转为0，但是，在第个CP 脉冲的下降沿0SD、1RD，Q 置1；所以在第个CP 脉冲下降沿后Q 仍然为 1。7、第个CP 脉冲期间，1SD、0RD，Q 置 0；使 Q 由 1 变为 0；最后， Q的时间图 4-3 例 4-1 时间波形图图 4-4 例 4-2 时间波形

14、图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 15 页波形图如图4-4 （b）所示。【例 4-3】 电路图如图4-5(a)所示，输入信号 CP、 RD和 D 如图 4-5(b)所示，试画出Q1，Q2的波形。解： 【关键点】首先要找出电路中两个触发器之间的输入、输出的关系。有J2Q1，而D1的状态与后者无关。所以要先画Q1波形，然后将Q1作为触发器 (2)的激励信号，画Q2波形。其次要注意到两个不同类型的触发器的状态翻转是在CP 脉冲的不同时刻。Q1的翻转对应 CP 脉冲的上升沿，Q1的翻转对应CP 脉冲的下降沿。另外图中JK 触发器

15、的K2端悬空，一般输入端悬空就表示接“1” 。【具体分析】1、为了便于说明，首先将CP 脉冲从到编号；在图(b)中，一开始RD就为 0，所以Q1，Q2起始状态都为0。此后，RD一直保持为1，那么后面的6 个 CP 脉冲都是有效触发。2、第个CP 脉冲上升沿前一时刻，D=1，经 CP 脉冲触发后，Q1由 01。3、第个CP 脉冲上升沿前一时刻，D=1 ，Q1保持不变仍然为1；值得特别注意的是第 2 个 CP 脉冲上升沿正对应着D1由 10，Q1是否也立即由10 呢？以往常有初学者认为Q1也立即由10。其实Q1继续为 1，保持到第3 个 CP 脉冲上升沿以后才由10。对第 4 个 CP 脉冲上升沿

16、处的分析也是这样。此处，Q1由 01，而并不立即变化，而是在第 5 个 CP 脉冲上升沿以后，Q1才由 10。这种滞后的响应正是D 触发器的特征。画Q2时，注意到Q1就是J2的值，而12K，根据CP 脉冲下降沿触发的特点，由真值表确定次态，分析如前面例题所述。最后，Q1，Q2的工作波形如图4-5(c)所示。【例 4-4】 电路和输入波形CP、A 如图 4-6(a)、(b)所示，设起始状态0012QQ，试画出Q1、Q2、B、C 的输出波形。解：该电路在两个触发器的基础上增加了组合电路。因为组合电路的特点是即刻的输出仅取决于即刻的输入。所以组合电路的输出波形仅依据输出函数的逻辑方程来画。根据图4-

17、6(a)，B、C 的逻辑方程为QQB21，QQQQC2121由上式可知， 只有先画出时序电路的输出Q1、Q2的波形以后， 才能画出B、C 的波形。注意到QD12，所以在画Q1、Q2波形时又要求先画Q1波形、后面Q2波形。画Q1、Q2波形时对D 触发器的分析如前面所述，从第1 个 CP 脉冲开始分析，针对每个CP 脉冲的上升沿，辩认D 输入，再按DQn 1确定次态。最后得到输出波形如图4-6(c)所（C） 图 4-5 例题 4-3 的电路与时间波形图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 15 页示。分析图 5.3 所示电路的逻辑

18、功能，检查电路能否自启动。解： （1）方程式时钟方程：CPCPCPCP210驱动方程：nnnnnQQJQJQQJ01010102nnnQQKQKK0120101（5.1）状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ201012201012120101110101010)(（ 5.2）（1）状态转换表（见表5.3）表 5.3例 5.1 的状态转换真值表CP Q2nQ1nQ0nQ2n+1Q1n+1Q0n+11 0 0 0 1 0 0 2 1 0 0 0 1 0 3 0 1 0 0 0 1 4 0 0 1 0 0 0 1 1 1 1 1

19、1 0 2 1 1 0 1 0 1 3 1 0 1 1 0 0 4 0 1 1 0 1 0 图 5.3例 5.1 逻辑电路图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 15 页(3)画出状态转换图（见图5.4）Q2Q1Q0 000100101110111 001010011图 5.4逻辑电路的状态转换图（4）检查自启动。经查，电路有111、110、101、 011四个无效状态如图5.2 所示，电路能够启动。（5）时序图（见图5.5）CP Q1Q2Q3图 5.5例 5.1 逻辑电路的时序图（6）功能说明：图5.1 逻辑电路是一个同步四

20、进制计数器。例 5.2试分析图5.6 所示电路，并说明其逻辑功能。解： （1）驱动方程：nnnnQQJQQJJ12313211nnQKQKK131211(5.3)(2)状态方程：nnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQKQJQ13123333313121232222121111111（5.4）（3）状态表（见表5.4）表 5.4 例 5.2 的状态表12345图 5.6例 5.2 逻辑电路图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 15 页（4）状态图（见图5.7）（5）时序图（见图5.

21、8）（6）功能说明：图5.6 电路是同步六进制加法计数器。例 5.6设计一个七进制加法计数器。要求：（1）用最少的JK 边沿触发器和少量与非门实现。（2）利用集成电路芯片74LS160 和反馈清零法实现（异步清零）（3）利用集成电路芯片74LS160 和反馈置数法实现（同步置数）解： （1）用最少的JK 边沿触发器和少量的与非门实现2322N计数器的状态图用3 位二进制编码。则电路状态转换图如下图5.17 所示画出图5.17 所对应的卡诺图，见图5.18 图 5.7例 5.2 的状态图图 5.8例 5.2 的时序图逻辑电路图 5.17例 5.6 状态转换图图 5.18例 5.6 的状态转换卡诺

22、图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 15 页从上图中求得状态方程如下：nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ201210121212102100120111012020110)(（5.12）JK 触发器的驱动方程nnnnnnnnnnQKQQJQQKQJKQQQQJ1201202101012120,1,（5.13） 画逻辑电路图，如图5.19 所示，经检查电路能够自启动。（2）用集成电路芯片74LS160 的反溃归零法实现，电路如图5.20 所

23、示（3）用 74LS160 和同步置数法实现（见图5.21 所示）N=7 解：因为 74LS161 是个 16 进制计数器， 其清零采用的是异步方式，置数采用的是同步方式，所以答案见图5.45 所示。图 5.45T5.10 电路图图 5.46T5.11 电路图N=12 图 5.20用异步清零法实现七进制加法计数器图 5.21 用同步置数法实现七进制加法计数器图 5.19用 JK 触发器构成的七进制计数器N7 N 164 12 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 15 页解： 见图 5.46 T5.12 解： 见图 5.47

24、（16 6+12108）图 5.47T5.12 电路图例 6 .1用集成芯片555 构成的施密特触发器电路及输入波形Vi 如图 6.3（a、b）所示，试画出对应的输出波形Vo 解：由图6.4 所示集成电 路 定 时 器555 内部电路结构可知， 该施 密 特 触 发器 的 正 向 阈值电压（上触发电平）)(33.332532VVUUCCPT, 反向阈值电压（下触发电平）)(7 .131531VVUUCCNT， 见图 6.3 （b） 从 t=0 时刻开始， Ui 上升，但 Ui1.7V，电压比较器A2的输出0S， 电压比较器A2的输出1R（见图 6.4 所示）Q1 （V05V） ；图 6.3（a

25、） （b） （c）施密特触发器电路工作波形图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 15 页当 1.7VUi 3.3V 时，1S，1R，使 Q1 保持不变；当 Ui3.3 V 时，1S，0R，使 Q0（即 U00V） 。 Ui 由 4V 开始下降， 但当 1.7V Ui3.3V 时，1S，1R，使 Q0 保持不变；当Ui 下降到 Ui1.7V 时，又恢复到0S，1R，Q1。综上的述，该电路的输出波形如 6.3（ C）所示。例 6.2 用集成芯片555 所构成的单稳态触发器电路及输入波形Vi 如图 6.5（a） 、 （b）所示，

26、试画出对应的输出波形Vo 和电容上的电压波形Vc，并求暂稳态宽度tw。解： 由图 6.4所 示 的 集 成 电路定时器555 内部电路结构知，电容 C 接芯片内晶体管 T 的集电极。当 T 管的基极 电 压 为 高 电平时，T 管导通。在 电 路 接 通 电源开始时。电源 VCC通过 R 向 C 充电。当 UC上升到CCV32时， 比较器 A1输出低电平，0R；此时，输入电压Ui5V （见图6.5a、b） ,比较器A2 输出高电平，1S，触发器输出1,0 QQ。 同时，T 管导通，电容 C 通过 T 放电， UC下降。 当 UC下降到CCiCCVUV3132时，1RS，触发器1,0 QQ保持不

27、变，输出电压U00，就是电路的稳定状态。当 Ui 的下降沿到来，UiCCV31，UCCCV32，比较器 A1 输出高电平，1R；比较器 A2输出低电平，0S，此时触发器翻转，0, 1 QQ，输出电压U0 高电平，三极管T 截止，电源 VCC又通过 R 向 C 充电。这样状态是暂稳态。当UC上升到CCV32（3.3V ）时，比较器 A1 输出低电平，0R，触发器复位，输出电压U0又变为零，电路暂稳态结束。与此同时，三极管T 导通，电容C 通过 T 放电，电路恢复到到稳态。综上所述，输出波形U0和电容 C 上的电压UC如图 6.5（ c）所示。暂稳态宽度RCRCLnLnRCtUUtUULnRCtC

28、CCCW1.133.3505)()()()(10图 6.5例 6.2 电路图输入、输出波形和电容上电压Uc波形精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 15 页)(56.01.01.51.1S例 6.3用集成电路定时器555 所构成的自激多谐振荡器电路如图6.6（a）所示。试画出输出电压UC和电容C 两端电压 UC的工作波形， 并求振荡频率。解 ： 由 图6.4 集成电路定时器 555内部电路结构， 分析该电路工作原理。因为集成芯片的2.6 两脚（即A2的同相输入端和A1的反相输入端）连接在电容C 的上端，这个端点上的电压Uc

29、变动，会同时导致两个比较器的输出电平改变，即同时控制R,S的改变。电源Vcc 经过 R1R2给电容 C 充电。当Uc 上升到32Vcc 时，比较器A1输出低电平，R=0，比较器A2输出高电平 ,S=1，触发器复位， Q=0，Vo=0。同时Q=1，三极管 T 导通，电容 C 通过 R2，T 管放电。电压Uc 下降，当 Uc 下降到31Vcc 时，比较器A1输出高电平，R=1，比较器A2输出低电平，S=0，触发器置1，Q=1，Uo=1。此时，Q=0，三极管 T 截止， Vcc 又经过 R1，R2给 C 充电，使 Uc 上升。这样周而复始，输出电压Uo 就形成了周期性的矩形脉冲。电容C 上的电压Uc

30、 就是一个周期性的充电、放电的指数曲线波形。Uo 和UC的工作波形见图6.6（b）所示。充电脉宽tWH0.7（R1+R2）C=0.7（ 20+100） 0.1=8.4（ms）放电脉宽tWL0.7R2C=0.7 1000.1=7（ms）振荡频率)(6510)74 .8(113HZttfWLWH例 7.1权电阻网络8 位 D/ A 转换器如图7.4 所示，设 UREF10V， 当 R2K,RF1K时，求：（1）D / A 转换器的最小可分辨电压等于多少？（ 2）当输入数码a7a6a5a4 a011111111时， 滿度输出电压Uom为多大？（ 3） 当输入数码a7a6a0=10110111时，输出

31、电压U0有多大？解： （1）因为最小可分辨电压是最图 7.4例 7.1 电路图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 15 页低位数码a0=1，其他位数码都为0 时所对应的输出电压U0，所以)(039.02102122777VURRURRREFFREFF（2）当 a7a6a5a4 a0 11111111时77106722211)212121(REFFFREFomURRRRUU)(0945.9039.0255)12()12(2887VURRREFF（3）100124572)183(222222)10110111(当 a7a6 a

32、0=10110111 时，输出电压U0183 1830.039V 7.137 （V）例 7.2 设 8 位 T型电阻网络DAC如图 8.5 所示， 已知 UREF 10V， 输入量数字D 11010110，试求： (1) RF3R时，输出模拟电压U0？(2) RF，2R时，输出模拟电压U0，？解： 在图 7.5 电路中 n8，D11010110 （1）当 RF3R 时，由DURRUnREFF230可得：) 0212120212021212(21020123456780DUUnREF)(36. 821425610V（2）当 RF2R 时，DURRUnREFF230图 7.5例 7.2 电路图精选

33、学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 15 页)(57.5214210328VRR例 7.3四位电流型倒T 型电阻网络D/ A 转换器如图7.6 所示。 已知参考电压UREF5V，电阻 RRF1K，求最小可分辨电压和滿度输出电压U0m,当输入数字D 1101 时，输出电压 U0为多少？解： 首先求最小可分辨电压：最小可分辨电压是 Da3a2a1a0=0001 时所对应的输出电阻U0，这时只有开关S0接上基准电压源UREF，其他开关都接地，支路电流I0流到集成运放的反相输入端N 点，最小可分辨电压 为： I0RF 为了求出I0，

34、则必须优先求出总电流I 的大小。设倒T 型电阻网络的等效电阻为R，根据从每个节点（不包括该节点本身）向右看，等效电阻为2R，最后得知该电阻网络等效电阻RR，因此总电流I为：)(515mAKVRUIREF)(3125.01651610mAII)(3125.013125.00VRIF滿度输出电压15) 12()12(40nmU)(6875.43125.015V当输入数字量a3a2a1a0=1101 时，输出电压U0为：)(0625.43125.01313)212121(0230VU图 7.6例 7.3 电路图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 15 页