2022年2022年开放式CPU设计 .pdf

《2022年2022年开放式CPU设计 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年开放式CPU设计 .pdf（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、石家庄经济学院信息工程学院开放式 CPU 设计报告姓名：xxxxxxxxxx班级：xxxxxxxxxx _ 学号： xxxxxxxxxxxx _ 学院：信息工程学院 _ 专业：计算机科学与技术 _ 成绩： _ 2015年 1 月名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 37 页 - - - - - - - - - 目录I目 录1设计简介 12拟定指令系统 22.1格式和字长 22.2寻址方式 32.3指令类型 32.4指令集 43操作时间表 15 4状态图 17 5

2、确定总体结构 19 6微命令序列 25 7设计实现 26 8测试与分析 27 8.1仿真说明 27 8.2仿真结果 28 9总结与体会 33 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 37 页 - - - - - - - - - 目录10 参考文献 34 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 37 页 - - - - - - - -

3、- 设计简介11 设计简介本 CPU 字长为 32 位，指令系统的设计采用精简指令系统（RISC） ，指令系统的具体设计参照MIPS 指令系统以及 80X86 相关指令，指令系统分为算术逻辑指令、分支指令、传送指令和跳转指令等。本 CPU 可以实现顺序程序结构、分支程序结构、循环程序结构以及子程序等主要结构的程序设计，另外本CPU 加入了中断处理机制，可以处理内部中断中的溢出中断，专门设寄存器EPC 保存断点。本 CPU 采用非总线结构， CU 的设计采用组合逻辑控制器。本 CPU 是多周期 CPU,执行一条指令需要在多个周期内才能完成，具体周期可划分为取指令周期IF、指令译码 寄存器堆读取周

4、期ID、指令执行周期 EXE、存储器访问周期 MEM 、结果写回周期 WB 以及中断周期 INT，多周期的控制用有限状态机进行描述，不同的阶段发出不同的信号，用暂存器暂存结果。存储结构为非冯氏结构， 采用程序指令存储和数据存储分开的哈佛存储器结构。本 CPU 具体的实现在 Quartus 5.0下进行，语言为VHDL 。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 37 页 - - - - - - - - - 开放式 CPU 设计2 2 拟定指令系统指令系统的拟定需要考

5、虑指令的字长、指令的格式、 指令的操作类型以及指令的寻址方式，最终得出本CPU 的指令系统。2.1 格式和字长本 CPU 的指令系统主要参考MIPS 指令系统，指令字长为32 位，指令的格式有 R 型、I 型和 J 型这三种类型，如图2-1 所示， R 类型指令的 op为 0，具体操作由 func 指定。 rs 和 rt 是源寄存器号 ，rd 是目的寄存器号。只有移位指令使用 sa来指定移位位数。 I 类型指令的低 16位是立即数，计算时要把它扩展到32位。依指令的不同， 有零扩展和符号扩展两种。 零扩展是把 32 位的高 16 位置成0，符号扩展是把高 16 位的每一位置成与立即数最高位相同

6、的值，即保持立即数的正负符号不变。 J 类型的指令格式最简单，右边的26 位是字地址，用于产生跳转的目标地址。图 2-1 指令系统格式名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 37 页 - - - - - - - - - 拟定指令系统32.2 寻址方式寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令功能。本 CPU 指令系统中指令的寻址方式有立即寻址、寄存器间接寻址、相对寻址、基址寻址。2.3 指令类型1.

7、 算术运算类型算术运算类型通常是指对整数的运算。基本的运算包括加(add),减(sub)等。2. 逻辑运算类型基本的逻辑运算只有3 种:与(and)、或(or)和非(not)。3. 移位操作类型移位操作分左移和右移两种。逻辑左移(sll)是把操作数向左移若干位，右边空出的位填 0，算术左移 (sla) 是把操作数向左移若干位, 算术左移在左边空出的位填左移前的操作数的最高位，相当于符号扩展。右移分为逻辑右移(srl)和算术右移(sra)。逻辑右移在左边空出的位填0，算术右移在左边空出的位填右移前的操作数的最高位， 相当于符号扩展。 除了以上四种移位指令， 还有循环左右移位等。4. 存储器访问类

8、型存储器访问指令只有取存储器数据(load)和存存储器数据 (store)两种。load 指令根据计算出的存储器地址从存储器读出数据，然后把数据写人CPU 内部的寄存器。 store指令则相反 ,把寄存器中的数据写人存储器。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 37 页 - - - - - - - - - 开放式 CPU 设计4 5. 转移控制类型转移控制类型的指令有以下几种。条件转移(je, jne 等)指令判断条件是否成立。若成立，则转移到目标地址去执行。对

9、C 语言程序中的 if 语句进行编译时会用到这些指令。目标地址可以通过计算得出，比如PC 加上一个带符号的偏移员。跳转 (jmp)指令无条件地转移到目标地址去执行。目标地址可以在指令中明确给出，也可以是寄存器中的内容。子程序调用(call)指令跳转到子程序去执行。跳转的同时要把返回地址保存在某个地方，以便从子程序返回时使用。返回(return)指令把 call 指令保存的返回地址写人PC，实现从子程序的返回。2.4 指令集本小节是参照 MIPS 以及 80X86 指令，确定本 CPU 能够执行的指令。 表 2.1列出了所设计的指令系统以及他们的格式和意义，其中黑色标注的为 R/I 型指令，粉色

10、标注的为分支指令，橘黄色标注的为访存指令，海绿色标注的为跳转指令。表 2-1 指令集指令指令格式意义Bit # 31_26 25_21 20_16 15_11 10_6 5_0 R-typeOprsrtrdshamtFuncNOP 000000 00000 00000 00000 00000 000000 空ADD 000000 rs rt rd 00000 000001 加SUB 000000 rs rt rd 00000 000010 减CMP 000000 rs rt 00000 00000 000011 比较，只改变符号位 ZAND 000000 rs rt rd 00000 0001

11、00 与名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 37 页 - - - - - - - - - 拟定指令系统5OR 000000 rs rt rd 00000 000101 或XOR 000000 rs rt rd 00000 000110 异或NOR 000000 rs rt rd 00000 000111 或非NEG 000000 rs 00000 rd 00000 001000 取反SLT 000000 rs rt rd 00000 001001 小于置 1S

12、LTU 000000 rs rt rd 00000 001010 小于置 1(无符号数）SLL 000000 00000 rt rd shamt 001011 逻辑左移SRL 000000 00000 rt rd shamt 001100 逻辑右移SLA 000000 00000 rt rd shamt 001101 算术左移SRA 000000 00000 rt rd shamt 001110 算术右移ROL 000000 00000 rt rd shamt 001111 逻辑循环左移ROR 000000 00000 rt rd shamt 010000 逻辑循环右移SLLR 000000

13、rs rt rd 00000 010001 逻辑左移 RSRLR 000000 rs rt rd 00000 010010 逻辑右移 RJR 000000 rs 00000 00000 00000 010100 寄存器跳转I-type Op rs rt Immediate MOVR 100000 rs rt 0000000000000000 rt-rsADDI 100011 rs rt immediate 加SUBI 100100 rs rt immediate 减CMPI 100101 rs 00000 immediate 比较，只改变符号位 Z INC 100110 rs rt 00000

14、00000000000 自增 1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 37 页 - - - - - - - - - 开放式 CPU 设计6 DEC 100111 rs rt 0000000000000000 自减 1 ANDI 101000 rs rt immediate 与ORI 101001 rs rt immediate 或NOT 101010 rs rt 0000000000000000 非XORI 101011 rs rt immediate 异或S

15、LTI 101100 rs rt immediate 小于置 1 SLTIU 101101 rs rt immediate 小于置 1(无符号）SLI 101110 rs rt immediate 逻辑左移SRI 101111 rs rt immediate 逻辑右移JE 110001 rs rt offset 相等跳转JNE 110010 rs rt offset 不相等跳转JA 110011 rs rt offset 大于跳转JB 110100 rs rt offset 小于跳转JAE 110101 rs rt offset 大于等于跳转JBE 110110 rs rt offset 小于

16、等于跳转LW 010111 rs rt offset 从 M 读取数据到R SW 011000 rs rt offset 将 R 的内容写到M 中J-type Op Address JMP 011001 target 绝对跳转JAL 011010 target 链接并跳转名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 37 页 - - - - - - - - - 拟定指令系统7JZ 011011 target 标志 Z=1 JNZ 011100 target 标志 Z!=

17、1 SKP 011101 00000000000000000000000000 跳过一条指令IRET 011110 00000000000000000000000000 中断返回下面对表 2-1 指令集中的具有代表性的指令进行解释说明。1.NOP（空）31.26 25.21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc 000000 00000 00000 00000 00000 000001 指令格式： NOP作用：空操作。2.ADD（加）31.26 25.21 20.16 15.0 Op rs rt 16 bit Offset 100100 rs r

18、t offset 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 37 页 - - - - - - - - - 开放式 CPU 设计8 指令格式： ADD rd, rs, rt作用：实现两个 32 位整形数的相加。如果发生溢出，则进入溢出中断。语义： rd = rs + rt说明：32 位的寄存器 rs 和 32 位的寄存器 rt 相加，32 位的计算结果写入寄存器 rd 中（不管结果是否溢出） 。如果加法导致算术溢出，则进入溢出中断。3.SUB（减）31.26 25.

19、21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc 000000 rs rt rd 00000 000010 指令格式： SUB rd, rs, rt作用：实现两个 32 位整形数的相减。如果发生溢出，则进入溢出中断。语义： rd = rs - rt说明：32 位的寄存器 rs 和 32 位的寄存器 rt 相减，32 位的计算结果写入寄存器 rd 中（不管结果是否溢出） 。如果加法导致算术溢出，则进入溢出中断。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - -

20、 - - 第 11 页，共 37 页 - - - - - - - - - 拟定指令系统94.AND（逻辑与）31.26 25.21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc 000000 rs rt rd 00000 000100 指令格式： AND rd, rs, rt作用：实现两个 32 位数的按位逻辑与。语义： rd = rs & rt说明：寄存器 rs 和寄存器 rt 中的数按位进行逻辑与，结果写入寄存器 rd 中。5.OR（逻辑或）31.26 25.21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc

21、000000 rs rt rd 00000 000101 指令格式： OR rd, rs, rt作用：实现两个 32 位数的按位逻辑或。语义： rd = rs | rt说明：寄存器 rs和寄存器 rt 中的数按位进行逻辑或，结果写入寄存器 rd 中。6.SLL（逻辑左移）31.26 25.21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc 000000 00000 rt rd shamt 001011 指令格式： SLL rd, rt, shamt作用：实现对一个字左移一定的位数。名师资料总结 - - -精品资料欢迎下载 - - - - - - - -

22、- - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 37 页 - - - - - - - - - 开放式 CPU 设计10 语义： rd = rt rt then branch说明：由 16 位的偏移量与 branch 指令的下一条指令地址相加，形成目标地址。如果寄存器rs 的值大于 rt 中的值，则执行目标地址的指令。11. LW（取字）31.26 25.21 20.16 15.0 Op rs rt Immediate 010111 rs rt offset 指令格式： LW rt,offset(base)名师资料总结 - - -精品资料欢迎下

23、载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 37 页 - - - - - - - - - 开放式 CPU 设计12 作用：从存储器里取一个字作为有符号数。语义： rt Memorybase + offset 说明：由基址 base 寄存器中的数据和16 位符号扩展后的偏移量offset 相加，得到存储器里存放32 位字的地址。存储器里该地址中的32 位字数据取出后，存入寄存器 rt 中。12. SW（存字）31.26 25.21 20.16 15.0 Op rs rt Immediate 011000

24、rs rt offset 指令格式 ：SW rt, offset(base)作用：存一个字到存储器里。语义： Memorybase + offset rt说明：由基址 base 寄存器中的数据和16 位符号扩展后的偏移量offset 相加，得到存储器里存放32 位字的地址。寄存器rt 中的 32 位数据被存入存储器的该地址中。13. JR（跳转到寄存器）31.26 25.21 20.16 15.11 10.6 5.0 Op rs rt rd shamtFunc 000000 rs 00000 00000 00000 010100 指令格式： JR rs作用：分支到一个存在寄存器中的目标地址。语

25、义： PC rs说明：给 PC 指定下一条执行指令的目标地址，这个目标地址存在寄存器rs名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 37 页 - - - - - - - - - 拟定指令系统13中。14. JMP（无条件跳转）31.26 25.0 Op target 011001 target 指令格式： JMP target作用：直接分支到目标地址。语义： PC target说明：给 PC 指定下一条执行指令的目标地址，target的高 6 位由 0 填充，构成

26、32 位的目标地址。15. JAL（跳转并链接）31.26 25.0 Op target 011010 target 指令格式： JAL target作用：执行一个程序调用。语义： Reg31 PC； PC target说明：将返回地址的链接存入寄存器堆的31 号寄存器中。返回链接中的地址是跳转后的下一条指令地址。 从而实现程序调用结束后能返回到正确的位置继续执行后续的指令。给 PC 指定下一条执行指令的目标地址，target的高 6 位由 0填充，构成 32位的目标地址。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心

27、整理 - - - - - - - 第 16 页，共 37 页 - - - - - - - - - 开放式 CPU 设计14 16. IRET（中断返回）31.26 25.0 Op target 011110 00000000000000000000000000 指令格式： IRET作用：从中断中返回。语义： PC epc 说明： 返回到中断指令的位置，并执行下一条指令。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 37 页 - - - - - - - - - 操作时间

28、表153 操作时间表本 CPU 是多周期 CPU,执行一条指令需要在多个周期内才能完成，具体周期可划分为取指令周期IF、指令译码 寄存器堆读取周期ID、指令执行周期 EXE、存储器访问周期MEM 、结果写回周期WB 以及中断周期INT, 本指令系统中每条指令所经过的周期如表4-1 所示。表 4-1 操作时间表指令周期IF ID EXE MEM WB INT NOP ADD *SUB *CMP AND OR XOR NOR NEG SLT SLTU SLL SRL SLA SRA ROL ROR SLLR SRLR JR MOVR ADDI *SUBI *名师资料总结 - - -精品资料欢迎下载

29、 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 37 页 - - - - - - - - - 开放式 CPU 设计16 CMPI INC *DEC ANDI ORI NOT XORI SLTI SLTIU SLI SRI JE JNE JA JB JAE JBE LW SW JMP JAL JZ JNZ SKP IRET 注：表 4-1 中*代表溢出条件，若执行结果不溢出，则无需经过此周期。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精

30、心整理 - - - - - - - 第 19 页，共 37 页 - - - - - - - - - 状态图174 状态图在表 2-1 指令系统中， 我们可以看出， 指令集共分为 R/I 型指令、访存指令、分支指令以及跳转指令这四大类， 由此可得此状态机的高层视图， 如图 4-1 所示。图 4-1 状态机高层视图由图 4-1 状态机的高层视图，结合表4-1 指令操作时间表，可得如图4-2 所示的状态转换图。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 20 页，共 37 页 - -

31、- - - - - - - 开放式 CPU 设计18 图 4-2 状态转换图由表 4-1 指令操作时间表并结合图4-2 状态转换图可得各状态周期划分表，如表 4.2 所示。表 4-2 状态周期划分表在表 4-2 中，我们可以清晰地看出各状态所处周期。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 21 页，共 37 页 - - - - - - - - - 确定总体结构195 确定总体结构开始设计数据通路时， 比较合理的方法是先看看每种指令执行时所需的主要部件。先来确定每条指令需要什么

32、数据通路部件。再用这些部件为每种指令类型建立其数据通路。在指出数据通路部件的同时，确定它们对应的控制信号。本 CPU 数据通路的建立采用添加法（迭代法） ，通过执行每一条指令，逐渐在原有数据通路上添加器件，最终确定本CPU 的指令系统所需的数据通路。下面举几个指令所需的数据通路，其它指令所需数据通路的描述与此类似，在此不再一一描述。NOP 指令所需的数据通路如图5-1 所示，此指令的执行只需要IF 和 ID 这两个周期，每条指令的执行都需要这两个周期，其操作为公操作，图5-1 中的红色箭头为每个周期内，控制器所要发出的控制信号。名师资料总结 - - -精品资料欢迎下载 - - - - - -

33、- - - - - - - - - - - - 名师精心整理 - - - - - - - 第 22 页，共 37 页 - - - - - - - - - 开放式 CPU 设计20 图 5-1 NOP 指令所需数据通路ADD 指令所需的数据通路如图5-2 所示，此指令的执行需要IF、ID、EXE和 WB 这四个周期 ,在 EXE 周期， ALU 执行加运算。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 23 页，共 37 页 - - - - - - - - - 确定总体结构21. 图

34、 5-2 ADD 指令所需数据通路LW 指令所需的数据通路如图5-3 所示，执行此指令需要5 个周期，ALU执行加运算，计算数据存储器中数据的目标地址。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 24 页，共 37 页 - - - - - - - - - 开放式 CPU 设计22 图 5-3 LW 指令所需数据通路JMP 指令所需的数据通路如图5-4 所示，执行其需要3 个周期，在 EXE 周期，将目标地址写入 PC。名师资料总结 - - -精品资料欢迎下载 - - - - -

35、- - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 25 页，共 37 页 - - - - - - - - - 确定总体结构23图 5-4 JMP 指令所需数据通路最终确定的本 CPU 的数据通路如图 5-5 所示。图 5-5 多周期数据通路名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 26 页，共 37 页 - - - - - - - - - 开放式 CPU 设计24 在图 2.2 中，PC 是程序计数器， IM 是指令存储器 (RO

36、M)， IR 是指令寄存器，暂存从 IM 中读取的指令， Reg 是寄存器堆， ALU 是运算器， CMP 是数据比较器，DM 是数据存储器 (RAM) ，EPC 是暂存器，专用于保存断点，A、B、C 和LMD 都是暂存器。控制器的输入信号中， op 和 fun 分别是指令的操作码和扩展码，AB 为 CMP 的输出，Z 和 V 分别是零标志和溢出标志， 其都是 ALU 的输出。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 27 页，共 37 页 - - - - - - - - -

37、确定总体结构256 微命令序列每条指令在不同的周期对应不同的微操作，在表6.1 中列出了不同状态下 ，控制器所发出的微命令,红色标注的代表该状态下所要发出的控制信号，初始信号全为 0。表 6-1微命令序列表状态pc_w ir_w epc_w reg _w A_ w B_ w mux _1 mux_2 aluc C_ w DM_w LMD _w mux _3 mux _4 T_s D_s S0 1 10 00 0 0 0 00 00000 0 0 0 0 000 0 0 S1 0 0 0 00 110 00 00000 0 0 0 0 000 0 0 S2 0 0 0 00 0 0 1 00 0

38、0000 10 0 0 000 0 0 S3 0 0 0 00 0 0 0 00 00000 0 0 10 000 0 0 S4 0 0 0 100 0 0 00 00000 0 0 0 1000 0 0 S5 0 0 0 00 0 0 0 00 00000 0 10 0 000 0 0 S6 0 0 0 00 0 0 x xx xxxxx x 0 0 0 000 0 0 S7 0 0 0 xx0 0 0 00 00000 0 0 0 0 000 0 0 S8 x0 0 00 0 0 0 00 00000 0 0 0 0 xxx0 0 S9 10 0 00 0 0 0 00 00000 0 0

39、 0 0 xxxx x S10 10 100 0 0 0 00 00000 0 0 0 0 1010 0 注：在表 6-1 中，x 代表未知信号，其要根据具体的指令和设计的数据通路来确定。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 28 页，共 37 页 - - - - - - - - - 开放式 CPU 设计26 7 设计实现具体代码详见？具体器件的连接图如图7.1 所示，其与数据通路一致。图 7.1 CPU 具体器件连接图名师资料总结 - - -精品资料欢迎下载 - - -

40、- - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 29 页，共 37 页 - - - - - - - - - 测试与分析278 测试与分析8.1 仿真说明仿真在 Quartus 5.0 自带的仿真软件中进行。在仿真截图中，各信号的命名遵循见名知意的原则。仿真的输入信号如表8-1 所示。表 8-1 仿真输入信号表信号说明reset复位clk时钟信号（除存储器）clk_m 存储器时钟仿真的输出信号如表8.2 所示。表 8-2 仿真输出信号表信号说明State 状态机的状态输出PC 程序计数器IR 指令暂存器op 指令的操作码字段fun 指令的

41、扩展码字段address0 寄存器堆的 0 地址端口名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 30 页，共 37 页 - - - - - - - - - 开放式 CPU 设计28 address1 寄存器堆的 1 地址端口address2 寄存器堆的 2 地址端口reg_A 寄存器堆输出端口A reg_B 寄存器堆输出端口B alu_C ALU 运算结果输出端口LMD 数据暂存器Z 零标志V 溢出标志为了方便检查，我把每条指令执行的状态State也作为输出信号，其与表 4-2

42、状态周期划分表所对应。8.2 仿真结果1. 中断测试数据存储器中的数据如图8-1 所示。图 8-1 数据存储器中的数据在图 8-1 中可以看出，数据存储器的1 号地址存放的数据为FFFFFFFF。指令存储器中的数据如图8-2 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 31 页，共 37 页 - - - - - - - - - 测试与分析29图 8-2 指令存储器中的数据在图 8-2 中，0 号和 1 号地址存放的是取数指令 (LW)，2 号存放的是加指令（ADD）,在图

43、8-2 中被红色方框标记，蓝色方框标记的是中断返回指令（61 号地址） 。仿真结果如图 8-3 所示。图 8-3 仿真结果在图 8-3 中，我们可以看出， PC的初始值为 0， 从 IM 的 0 号地址取出指令，在 clk 上升沿时，把指令打入IR,同时把 PC+1打入 PC，IR 中的内容一直保持到打入下一条指令为止。如图8-3 所示，只有在 State=1时才更新 IR 中的内容。图 8-3 中，中间粉红色标注的为从寄存器堆读出的两个数据，由于数据比较大，当执行加法时，结果溢出，溢出标志V=1(图中蓝色标记 )，此时要进入中断服务程序，如图中红色标记， PC 的值由 3 变为 56（56

44、为中断服务程序的入口地址） ，此时 PC=3所对应的指令并未读出， 在 State=0时， PC 的值已经变为 56， 当 State=1名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 32 页，共 37 页 - - - - - - - - - 开放式 CPU 设计30 时， 从 56 号地址读出指令并打入IR。 接着执行几条空指令 （模拟中断服务程序），当 PC=61时，从 IM 中读出中断返回指令， PC 的值由 62 变为 3，然后从 3 继续执行后续指令。2. 累加求和程序测

45、试1+2+3+4+5 程序如下：A1: INC #3, #3, 0 ; reg3 = reg3 + 1 ADD #3, #7, #7 ; reg7 = reg7 + reg3 SLTI #3, #4, 5 ; if reg3 5 then reg4=1 else reg4=0 JNE #4, #0, A1 ; if reg4 != 0 then PC=A1 else PC=PC+1 指令存储器中的数据如图8-4 所示。图 8-4 累加求和指令存储器中的数据程序仿真结果如图8-5 所示。图 8-5 累加求和程序仿真结果名师资料总结 - - -精品资料欢迎下载 - - - - - - - - -

46、- - - - - - - - - 名师精心整理 - - - - - - - 第 33 页，共 37 页 - - - - - - - - - 测试与分析31在图 8-5 中，如图中红色标记所示，程序一直在循环执行。如图中粉红色标记所示，执行的结果从1 变到 15，一直在累加，最后跳出循环， PC的值变为 5。3. 冒泡法排序程序如下：LW #0, #1，0 ; reg1 = Mreg0 + 0 INC #6，#6，0 ; reg6 = reg6 +1 INC #7，#7, 0 ; reg7 = reg7 +1 A3: MOVR #7，#8，0 ; reg8 = reg7 SUB #1, #6，

47、#12 ; reg12 = reg1 reg6 A5： LW #8，#10, 0 ; reg10 = Mreg8 + 0 ADDI #8，#9, 1 ; reg9 = reg8 +1 LW #9，#11, 0 ; reg11 = Mreg9 + 0 JB #10,#11,A11 ; if reg10 reg11 then PC = A11 else PC = PC +1 SW #8，#11，0 ；Mreg8 + 0 = reg11 SW #9，#10，0 ；Mreg9 + 0 = reg10 A11：INC #8，#8 ; reg8 = reg8 + 1 JBE #8，#12,A5 ; if

48、reg8 = reg12 then PC = A5 else PC = PC +1 INC #12, #12 ; reg12 = reg12 + 1 JB #6，#1，A3 ; if reg6 reg1 then PC = A3 else PC = PC +1 A15： LW #7，#2，0 ; reg2 = Mreg7 + 0 INC #7，#7，0 ; reg7 = reg7 + 1 JBE #7,#6,A15 ; if reg7 = reg6 then PC = A15 else PC = PC +1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - -

49、- - - - - - - 名师精心整理 - - - - - - - 第 34 页，共 37 页 - - - - - - - - - 开放式 CPU 设计32 数据存储器中的数据如图8-6 所示。图 8-6 冒泡法排序数据定义在图 8-6 中，蓝色标记的为待排序数据的个数，红色标记的待排序数据。指令存储器中的数据如图8-7 所示。图 8-7 冒泡法排序的机器指令图 8-7 中红色标记的为冒泡法排序的所有程序。冒泡法排序的仿真结果如图8-8 所示。图 8-8 冒泡法排序的仿真结果待排序的原始数据如图8-6 所示，它们为 12、5、8、19、3，在图 8-8 中红色标记的区域，我们可以看到，原始数

50、据已经被排序，依次为3、5、8、12、19。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 35 页，共 37 页 - - - - - - - - - 总结与体会339 总结与体会在进入学期末的后三周，我就着手准备此CPU 的设计，一开始迷茫不知所措，很多个问题困扰着我，内心极为苦闷，此时正在复习计算机组成原理，每复习到一处，我就联想它与我设计CPU 的关系，晚上抽半小时的时间修改我的设计方案，每每为解决一个关键问题而兴奋不已，在学期末的最后一周， 我确定了自己的指令集、 数据通路和