集成电子技术基础教程 第二篇第2章(4-1).ppt

《集成电子技术基础教程 第二篇第2章(4-1).ppt》由会员分享，可在线阅读，更多相关《集成电子技术基础教程 第二篇第2章(4-1).ppt（37页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二篇 数字电路和系统,第二章 集成逻辑门电路,第二章 集成逻辑门电路,2.2.1 集成TTL门电路的主要特性和参数 2.2.2 集成CMOS门电路的主要特性和参数 2.2.3 各类门电路应用时的注意事项 2.2.4 可编程逻辑阵列（PLD）,I = VIL= 0. 3V,T1 on，T2、T5 off， T4、D off vO=VOH 3.6V,I = VIH= 3.6V,T1 倒置，T2、T5 on， T4、D off，vO=VOL 0.3V,2.2.1 集成TTL门电路的主要特性和参数,基本TTL电路,电压传输特性,灌电流负载扇出系数 灌电流负载时的驱动门数,灌电流负载输出特性,拉电流负

2、载输出特性,拉电流负载扇出系数 拉电流负载时的驱动门数,输入低电平VIL 输入低电平上限VILmax (关门电平Voff) 输入高电平VIH 输入高电平下限VIHmin (开门电平Von),TTL高电平VOH3.6V,TTL门电路的主要参数,TTL低电平VOL0.3V,低电平输入噪声容限VNL,高电平输入噪声容限VNH,平均传输延迟时间 tpd,采用抗饱和肖特基三极管,采用有源泄放电路,TTL门电路的性能改善,采用复合管提高带负载能力,输入接保护二极管,OC门,其它TTL门电路,TTL三态门,CMOS反相器,2.2.2 集成CMOS门电路的主要特性和参数,vI = VIH=VDD,TN on，

3、TP off，vO= VOL 0V,vI = VIL= 0 V,TN off，TP on，vO = VOH VDD,NMOS 串联PMOS 并联,CMOS与非门,CMOS或非门,NMOS 并联PMOS 串联,二、集成CMOS门电路的主要特性,CMOS反相器的电压传输特性,实际的特性非常接近理想开关特性。从图可知，它的开门电平和关门电平近似为：,区段：I|VTP|，TNoff， TPon(可变电阻区)，O = VDD, 区段：I VTN，VDD- I |VTP|，TN on，RDS很大， TP可变电阻区，RDS 较小，O ,区段：I VDD/2，TN on ，TP on ， O ,区段：I VD

4、D/2，TN on， TP off，O 0,区段：VDD -I |VTP|，TN可变电阻区，TP off，O = 0,三、CMOS门电路的主要参数,以5V电源电压时，CMOS和TTL参数之比较：,四、CMOS传输门 TG (Transmit Gate),它由NMOS 和PMOS管并联而成；,C和 为互补控制端；,电路,符号,令C和 的高、低电平分别为VDD和0V；输入电压vI的范围为0VDD之间。,在 时，TP导电,在 时，TN导电,在 时，两管同时导电,此时，两管的导电沟道电阻并联，输入/输出间表现为低阻，输入信号传递到输出,C0V、 VDD,TN和TP都截止，输入/输出为高阻态,CVDD、

5、 0 V,传输门工作原理,TG门的两种应用,作模拟开关,实现信号双向传输,2.2.3 各类门电路应用时的注意事项,一、多余输入端的处理,对于与非门电路：把多余输入端接正电源或与有用端并联使用；,对于或非门电路：把多余输入端接地或与有用端并联使用。通过电阻接地时，对TTL这只串联电阻阻值只能在500以下。,特别注意：不能把多余输入端悬空。对TTL电路，悬空虽相当于高电平，但易引入干扰；对CMOS电路，悬空无电位，使相应管子截止，破坏逻辑关系，也会引入干扰。,二、电源的去耦滤波,数字电路在脉冲工作状态时，由于电路中晶体管交替工作，会产生脉冲尖峰电流，该电流在电源内阻上产生的压降可能影响正常的逻辑关

6、系。 滤除尖峰电流的常用方法是在集成电路电源的引脚端加接一只0.01F0.1F的电容器。,三、不同种类的逻辑门之间的连接,在连接二种不同种类的逻辑门电路，且当二种逻辑门电路的逻辑电平、驱动能力不一致时，它们之间应加接口电路。,要求：,驱动门 负载门,VOH(min) VIH(min),VOL(max) VIL(max),IOH(max) NOHIIH(max),IOL(max) NOLIIL(max),TTL驱动CMOS,TTL的输出高电平不满足CMOS的输入高电平要求，其它都满足。因此应将TTL电路输出的高电平提升到CMOS的输入高电平下限值以上。常用方法是接上拉电阻和接电平偏移门电路实现电

7、平转换。,上拉电阻,电平偏移门,CMOS驱动TTL,CMOS电路的最大灌电流太小，不满足要求，其它都满足。常用方法是采用一级CMOS驱动门或先经电流放大器后驱动TTL电路。,采用CMOS驱动门,采用同相电流放大器,2.3.4可编程逻辑阵列（PLD）,PLD ( Programmable Logic Device ) 是指逻辑关系不用固定的硬件来实现，而是利用某种电路，通过编程技术来实现各种逻辑关系，进而达到同一器件实现不同逻辑函数的目的。,一、二极管构成的熔丝型可编程门阵列,可编程与门,可编程与门符号,在未编程前，熔丝相当于短路,工作原理,编程：只需将与二极管正极端连的熔丝接地，然后加上编程电

8、压（电源5V时，编程电压为25V）。此时，相应熔丝将流过比正常电流大得多的电流而被熔断（熔丝用低熔点的材料制成）。其它保留。,如将与阵中的1#、4#、5#熔丝熔断，则输出变成,通过编程，三变量可编程与门可产生多达64种“与”的逻辑函数,可编程或门,可编程或门符号,未编程时，,或阵电路的编程可将与二极管负极端连的熔丝接正电源，将熔丝熔断。,如将2#熔丝熔断，则编程后的输出为：,2#,三变量可编程或门可产生8种“或”的逻辑函数,PLD表示法,硬“连接” 输入项和与门输入线的交叉处用“”表示,编程连接 用“”表示,空 表示没有连接，输入项和与门输入线之间断开,实际应用中，可编程与门的输入变量可多达几

9、十个，或门阵列的输入变量有八个以上。为了方便，常用PLD表示法。,输入项 (输入变量),PLD中的缓冲器,在PLD器件中大量使用缓冲器，一方面增加信号的驱动能力，另一方面产生互补输出。,可编程阵列,将多个PLD与、或门组合起来就成了PLD的与阵列和或阵列。用来产生各种各样的“与-或”函数式，然后实现各种逻辑电路。,可编程与或阵列电路图,PLD表示逻辑图,例如，要实现,二、用可编程与或阵列实现逻辑函数,【例2.2.1】用可编程“与-或”阵列实现一位二进 制数的加法运算电路。,逻辑函数表达式为：,解：令加数为Ai，被加数为Bi，进位输入为Ci-1；和为Si，进位输出为Ci。先列出真值表。,由逻辑式得可编程与或阵列电路图,END,