2022年2022年键盘扫描及计算器VHDL仿真 .pdf

《2022年2022年键盘扫描及计算器VHDL仿真 .pdf》由会员分享，可在线阅读，更多相关《2022年2022年键盘扫描及计算器VHDL仿真 .pdf（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子设计自动化EDA 简易计算器设计简易计算器设计EDA实验报告一、 实验内容实验要求：完成个位数的加减乘运算，输入用矩阵键盘，输出用数码管显示，每输入一次数据要显示在数码管上。矩阵键盘共16 个按键， 用其中 10 个做个位数的输入，用 3 个分别做加减乘运算，用其中1 个做等于操作，各位数的运算结果最多两位，用动态扫描数码管显示运算结果。二、 小组成员三、 实现方法系统组成及连接原理如图所示，主要由由七个功能模块组成：分频模块（为键盘扫描模块和防抖模块提供时钟）、键盘扫描驱动模块（依次置零）、键盘按键值编码模块、键盘编码值防抖模块、运算模块，数码管显示驱动模块、动态扫描驱动模块。1.分频模

2、块由于 FPGA实验板的原始时钟频率高达33.8688MHz，所以不能直接接入设计模块中使用，就需要用到分频模块。将33.8688MHz 分频到 4KHz和 10Hz 来使用，一个用于行驱动扫描时钟，一个用于防抖模块。所以，采用写一个可变分频元件来调用。元件视图：分频行驱动键盘矩阵键值编码防抖运算数码管显动态显示数码管时钟名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计主要代码如下（完整代码

3、见附录，下同）：architecture RTL of freq_division is component fredivn is generic(n:positive); Port ( clkin:in STD_LOGIC; clkout:out STD_LOGIC); end component; begin U1:fredivn generic map(n=3) port map(clkin=clk,clkout=clkout_kb); end RTL; 仿真结果如下图：达到预期的目的2.行驱动模块（依次对行置零） ：键盘扫描的原理就是检测行列信号然后判断出具体是按下了哪一个按键。所以，

4、对行依次置零，当置零频率较快时，按下某一个按键后，一定能得到某一列的信号输出为零，如下图：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计当行信号为1110 时，若按下了0 键，就会得到1110 的列信号，立马就快可以译码出按键值，若按下4 键、 8 键、 C键则都不会有输出。主要代码如下：process(clkin) begin if clr=1 then count=00; elsif

5、rising_edge(clkin) then if count=11 then count=00; else count=count+1; end if; end if; end process; process(count) begin if count=01 then keydrv=1110; elsif count=10 then keydrv=1101; elsif count=11 then keydrv=1011; elsif count=00 then keydrv=0111; end if; end process; 仿真结果如下图：达到预期的目的3.键值编码模块依据行驱动模

6、块， 当按下某一个按键后，立马可以根据行列和并位信号得到唯一的键盘编码值，用5 位矢量来保存结果，当没有按键按下时，编码值一直保持着11111不变，并在后端的模块中不对其做任何处理。以下列出部分编码表（完整编码表见附录）：十进制数行 &列HEX 七段码HEX 0 11101110 EE 1111110 7E 4 11011110 DE 0110011 33 5 11011101 DD 1011011 5B 主要代码如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 18

7、 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计process(clk) begin if clr=0 then if rising_edge(clk) then if temp1=11101110 then keyvalue1=00000; -0 elsif temp1=11101101 then keyvalue1=00001; -1 elsif temp1=11101011 then keyvalue1=00010; -2 elsif temp1=11100111 then keyvalue1=00011; -3 elsif temp1=11011110 t

8、hen keyvalue1=00100; -4 elsif temp1=11011101 then keyvalue1=00101; -5 elsif temp1=11011011 then keyvalue1=00110; -6 elsif temp1=11010111 then keyvalue1=00111; -7 elsif temp1=10111110 then keyvalue1=01000; -8 elsif temp1=10111101 then keyvalue1=01001; -9 elsif temp1=10111011 then keyvalue1=01010; -10

9、 elsif temp1=10110111 then keyvalue1=01011; -11 elsif temp1=01111110 then keyvalue1=01100; -12 elsif temp1=01111101 then keyvalue1=01101; -13 elsif temp1=01111011 then keyvalue1=01110; -14 elsif temp1=01110111 then keyvalue1 test1 test2 test3 test4 test5 test6 test7 test8 test9 test10 test11 test12

10、test13 test14 test15 test16null; end case; if test1=test5 and test2=test6 and test3=test7 and test4=test8 and test5=test9and test6=test10 and test7=test11 and test8=test12 and test9=test13 and test10=test14 and test11=test15 and test12=test16 and test1 /= UUUUUUUU then 仿真波形如下：从图中可以看出最终temp1 从临时信号tem

11、p 得到最终输出，达到防抖：5.运算模块当前段的模块经过防抖处理以后得到稳定的按键信号，比如1+2=3,转化为编码值就是11101101 10111011 01111101 11100111 = ED BB EB 7D E7( 具体编码表见附录) 主要代码如下：if ysfh=0 then result=first+second; elsif ysfh=1 then result=first-second; elsif ysfh=2 then result=first*second; end if; n=n+1; elsif n=100 then n=000; end if; end if;

12、end process; process (n) begin if n=001then keyvaluein=conv_std_logic_vector(first,8); elsif n=011then keyvaluein=conv_std_logic_vector(second,8); elsif n=100then keyvaluein=conv_std_logic_vector(result,8); end if; end process; 仿真波形如下：以 1+3=4 和 5x6=30 为例：编码： 01 + 03 =04 05 X 06 =1E 名师资料总结 - - -精品资料欢

13、迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计6.数码管显示模块以及动态扫描模块由于次两个模块是密切相关的，所以统一到一起验证。经过运算得到最终的显示结果后，要在七段数码管中显示，就必须有每一个数的七段码，同时，由于前面的运算模块的结果最大可以达到81，也就是需要8 位二进制，两位十进制来表示，所以就必须通过显示模块来分离出十位和个位。分离出十位和个位以后，就必须要利用动态扫描使两个数都能显示出来。因为 8 个七段数码管的

14、abcdefg 位是连在一起的，只有利用分时间隔来显示，一次使能一个数码管，显示一位数，当频率较高时，就可以得到两位数的显示效果。数码管显示模块主要代码如下：if num=0 then ten:=0;one:=10; elsif num0then ten:=0;one:=num; elsif num9 then ten:=1;one:=num-10; elsif num19 then ten:=2;one:=num-20; elsif num29 then ten:=3;one:=num-30; elsif num39 then ten:=4;one:=num-40; elsif num49

15、then ten:=5;one:=num-50; elsif num59 then 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计ten:=6;one:=num-60; elsif num69 then ten:=7;one:=num-70; elsif num79 then ten:=8;one:=num-80; elsif num89 then ten:=9;one:=num-90;

16、end if; t=conv_std_logic_vector(ten,4); o=conv_std_logic_vector(one,4); 动态扫描模块主要代码如下：if count=00 then showout=show1;en=00000010; elsif count=01 then showout=show2;enshowout 0110000 3002 =showout 1101101 6D 03 =showout 1111001 79 时钟模块：分频行驱动键盘编码防抖模块运算模块数码管显示扫描显示顶层文件键盘后端处理名师资料总结 - - -精品资料欢迎下载 - - - - -

17、 - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计由以上波形可以看出：01 + 02 = 03 的计算完成了。五、 总结本次 EDA设计实践， 完成了从VHDL 代码编写到硬件实现的整个流程，掌握了一些FPGA的相关概念以及ISE 软件和 Active-HDL软件的使用方法。最重要的就是组员之间的合作，因为 VHDL 程序是模块化编写的，所以不同模块是由不同人来完成编译的，要达到各个模块之间能够良好的衔接通信，就必须有一个很好的沟通交流，把大家的思路集

18、中起来，一起讨论、编写、调试程序。【附录一】完整程序：分频： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity fredivn is generic(n:integer:=3); Port ( clkin:in STD_LOGIC; clkout:out STD_LOGIC); end fredivn; architecture Behavioral of fredivn is signal clk1:std_logic

19、:=0; signal counter:integer range 0 to n; begin process(clkin) library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity keyscan is Port ( clr:in std_logic; clkin : in STD_LOGIC; keydrv :out STD_LOGIC_VECTOR(3 downto 0); end keyscan; architectur

20、e behavioral of keyscan is signal count : std_logic_vector(1 downto 0); begin process(clkin) begin if clr=1 thencount=00; elsif rising_edge(clkin) then if count=11 then count=00; else 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 18 页 - - - - - - - - - 电子设计自动

21、化EDA 简易计算器设计begin if rising_edge(clkin)then if counter=(n-1)/2 then clk1=not clk1; counter=0; else counter=counter+1; end if; end if; end process; clkout=clk1; end Behavioral; count=count+1; end if; end if; end process; process(count) begin if count=01 then keydrv=1110; elsif count=10 then keydrv=11

22、01; elsif count=11 then keydrv=1011; elsif count=00 then keydrvclkin,keydrv=keydrv1,clr=clr); tempclkin,temp=temp, temp1=temp1,clr=clr); process(clk) begin if clr=0 then if rising_edge(clk) then if temp1=11101110 then keyvalue1=00000; elsif temp1=11101101 then keyvalue1=00001; elsif temp1=11101011 t

23、hen keyvalue1=00010; elsif temp1=11100111 then keyvalue1=00011; elsif temp1=11011110 then keyvalue1=00100; elsif temp1=11011101 then keyvalue1=00101; elsif temp1=11011011 then keyvalue1=00110; elsif temp1=11010111 then keyvalue1=00111; elsif temp1=10111110 then keyvalue1=01000; elsif temp1=10111101

24、then keyvalue1=01001; elsif temp1=10111011 then keyvalue1=01010; elsif temp1=10110111 signal key4:std_logic_vector(4 downto 0); signal key5:std_logic_vector(4 downto 0); signal key6:std_logic_vector(4 downto 0); signal key7:std_logic_vector(4 downto 0); signal key8:std_logic_vector(4 downto 0); sign

25、al start_1:std_logic; begin process(clk_f) begin if clr=1 then key1=00000; key2=00001; key3=00010; key4=00011; key5=00100; key6=00101; key7=00110; key8=00111; count1=000; start_1=1; else if rising_edge(clk_f) then if count1=111 then count1=000; else count1key1key2key3key4key5key6key7key8null; end ca

26、se; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计then keyvalue1=01011; elsif temp1=01111110 then keyvalue1=01100; elsif temp1=01111101 then keyvalue1=01101; elsif temp1=01111011 then keyvalue1=01110; elsif temp1=01110

27、111 then keyvalue1=01111; end if; end if; end if; end process; keycode=keyvalue1; end rtl; if key1=key2 and key2=key3 and key3=key4 and key4=key5 and key5=key6 and key6=key7 and key7=key8 and key1/=UUUUUthen keycode1=key1;start_1=0 after 5ns; end if; end process; start=start_1; end fangdou; 运算：libra

28、ry IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; use ieee.numeric_std.all; entity yunsuan is port(start: in std_logic; keycode1:in std_logic_vector(4 downto 0); keyvaluein:out std_logic_vector(7 downto 0); end yunsuan; architecture Behavioral of yu

29、nsuan is signal first,second,result,ysfh: integer range 0 to 99; signal n:std_logic_vector(2 downto 0); begin process(start,keycode1) begin if start=1 then n=000; else if n=000 then if keycode1=00001then first=1; elsif keycode1=00010then first=2; elsif keycode1=00011then first=3; elsif keycode1=0010

30、0then first=4; elsif keycode1=00101then first=5; 数码管显示：library IEEE; use IEEE.STD_LOGIC_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity shumaguanxianshi is port(keyvaluein:in std_logic_vector(7 downto 0); clk:in std_logic; show1,show2:out std_logic_vector(6 downto 0);

31、 end shumaguanxianshi ; architecture shumaguanxianshi of shumaguanxianshi is signal t:std_logic_vector(3 downto 0); signal o:std_logic_vector(3 downto 0); begin process(clk) variable num:integer range 0 to 99; variable ten,one: integer range 0 to 15; begin if rising_edge(clk) then num:=conv_integer(

32、keyvaluein); if num=0 then ten:=0;one:=10; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计elsif keycode1=00110then first=6; elsif keycode1=00111then first=7; elsif keycode1=01000then first=8; elsif keycode1=01001then fi

33、rst=9; elsif keycode1=00000 then first=0; end if; n=n+1; elsif n=001 then if keycode1=01010then ysfh=0; elsif keycode1=01011then ysfh=1; elsif keycode1=01100then ysfh=2; end if; n=n+1; elsif n=010 then if keycode1=00001then second=1; elsif keycode1=00010then second=2; elsif keycode1=00011then second

34、=3; elsif keycode1=00100then second=4; elsif keycode1=00101then second=5; elsif keycode1=00110then second=6; elsif keycode1=00111then second=7; elsif keycode1=01000then second=8; elsif keycode1=01001then second=9; elsif keycode1=00000then second=0; end if; n=n+1; elsif n=011 and keycode1=01101 then

35、if ysfh=0 then result=first+second; elsif ysfh=1 then result=first-second; elsif ysfh=2 then result=first*second; end if; n=n+1; elsif n=100 then n=000; end if; end if; end process; process (n) begin if n=001then keyvaluein=conv_std_logic_vector(first,8); elsif n=011then keyvaluein=conv_std_logic_ve

36、ctor(second,8); elsif n=100then keyvaluein=conv_std_logic_vector(result,8); elsif num0 then ten:=0;one:=num; elsif num9 then ten:=1;one:=num-10; elsif num19 then ten:=2;one:=num-20; elsif num29 then ten:=3;one:=num-30; elsif num39 then ten:=4;one:=num-40; elsif num49 then ten:=5;one:=num-50; elsif n

37、um59 then ten:=6;one:=num-60; elsif num69 then ten:=7;one:=num-70; elsif num79 then ten:=8;one:=num-80; elsif num89 then ten:=9;one:=num-90; end if; t=conv_std_logic_vector(ten,4);oshow1show1show1show1show1show1show1show1show1show1show1show2show2show2show2show2show2show2show2show2show2show2=0000000;

38、 end case; end if; end process; end shumaguanxianshi ; 动态显示：library IEEE; use IEEE.STD_LOGIC_1164.all; use IEEE.STD_LOGIC_UNSIGNED.ALL; use ieee.numeric_std.all; entity shaomiaoxianshi is port(clk,clr:in std_logic; show1:in std_logic_vector(6 downto 0); show2:in std_logic_vector(6 downto 0); showout

39、:out std_logic_vector(6 downto 0); en:out std_logic_vector(7 downto 0); end shaomiaoxianshi; architecture shaomiaoxianshi of shaomiaoxianshi is signal count:std_logic_vector(1 downto 0); begin process(clk) begin 键盘：library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD

40、_LOGIC_UNSIGNED.ALL; entity keyboard is Port ( clr: in std_logic; clk : in STD_LOGIC; keyin : in STD_LOGIC_VECTOR (3 downto 0); keydrv1:out std_logic_vector(3 downto 0); keyvalue :out STD_LOGIC_VECTOR(4 downto 0); start:out std_logic); end keyboard; architecture RTL of keyboard is component keyscan

41、Port ( clkin ,clr: in STD_LOGIC; keydrv : out STD_LOGIC_VECTOR(3 downto 0); end component; component keydecoder Port ( clkin,clk,clr:in std_logic; keyin : in STD_LOGIC_VECTOR (3 downto 0); keycode : out STD_LOGIC_VECTOR (4 downto 0); end component; component fangdou port(keycode:in std_logic_vector(

42、4 downto 0); keycode1:out std_logic_vector(4 downto 0); start:out std_logic; clk_f,clr:in std_logic); end component; component fredivn generic(n:integer:=3); Port ( clkin:in STD_LOGIC; clkout:out STD_LOGIC); end component; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - -

43、 第 15 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计if clr=1 then count=00; else if clkevent and clk=1 then if count=01then count=00; else count=count+1; end if; end if; if count=00 then showout=show1;en=00000010; elsif count=01 then showout=show2;enclk_temp1,keydrv=keydrv1,clr=clr); U2:keydecoder po

44、rt map(clkin=clk_temp1,keyin=keyin,keycode=key1,clk=clk,clr=clr); U3:fredivn generic map(n=3) port map(clkin=clk,clkout=clk_temp2); U4:fredivn generic map(n=9) port map(clkin=clk,clkout=clk_temp1); U5:fangdou port map(clr=clr,clk_f=clk_temp2,keycode=key1,keycode1=key2,start=start1); process(clk) beg

45、in if rising_edge(clk) then if clr=0 then keyvalue=key2;startclk,keyin=keyin,keyvalue=keycode,keydrv1=keydrv1,clr=clr,start=start); u3: yunsuan port map(start=start,keycode1=keycode,keyvaluein=keyvaluein); u4: shumaguanxianshi port map(keyvaluein=keyvaluein,show1=show1,show2=show2,clk=clk); u5: shao

46、miaoxianshi port map(clk=clk,clr=clr,show1=show1,show2=show2,showout=showout,en=en); end dingceng; 按键编码表一：行列1110 E 1101 D 1011 B 0111 7 1110 E 0 1 2 3 1101 D 4 5 6 7 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 18 页 - - - - - - - - - 电子设计自动化EDA 简易计算器设计1011 B

47、 8 9 A B 0111 7 C D E F 按键编码表二：十进制数行&列HEX-行列七段码HEX-七段码0 11101110 EE 1111110 7E 1 11101101 ED 0110000 30 2 11101011 EB 1101101 6D 3 11100111 E7 1111001 79 4 11011110 DE 0110011 33 5 11011101 DD 1011011 5B 6 11011011 DB 0011111 1F 7 11010111 D7 1110000 70 8 10111110 BE 1111111 7F 9 10111101 BD 1110011

48、 73 A(+) 10111011 BB KEEP KEEP B(-) 10110111 B7 KEEP KEEP C(*) 01111110 7E KEEP KEEP D(=) 01111101 7D RESULT RESULT E(null) 01111011 7B 0000000 00 F(null) 01110111 77 0000000 00 【附录二】芯片参数及开发平台芯片参数类型 Spartar型号 XC2S50 速率 -4 封装 PQ208 开发平台软件Xilinx ISE 10.1 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 18 页，共 18 页 - - - - - - - - -