2022年PSpice仿真教程-差分放大电路分析 .pdf

《2022年PSpice仿真教程-差分放大电路分析 .pdf》由会员分享，可在线阅读，更多相关《2022年PSpice仿真教程-差分放大电路分析 .pdf（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、题目：分析差分放大电路的差模电压增益、共模电压增益和共模抑制比绘制差分放大电路原理图如图所示，其中vs+和 vs-为正弦源。另存为chadong1.sch一、分析双端输入时的差模电压增益1.设置信号源的属性。vs+，vs-为差分放大电路的信号源。vs+的属性设置如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 8 页 - - - - - - - - - Vs-的属性设置如：vs+的“ AC”项设为10mv， vs-的“ AC”项设为 10mv 。这样才能起到差模输入的

2、作用。2. 设置分析类型3. AnalysisSimulate，调用Pspice A/D对电路进行仿真计算。4测得恒流源给出的静态电流为1.849mA，晶体管Q1 和Q2 的发射极电流相等，都为0.9246mA。 （思考为什么是相等的）5. 在 probe 下，单击TraceAdd，在 Trace Expression 中输入要显示的变量。若要观察单端输出时的差模电压增益，编辑表达式为：V(out1) / (V(Vs+:+)-V(Vs-:+)；若要观察双端输出时的差模电压增益，编辑表达式为：(V(out1)-V(out2) / (V(Vs+:+)-V(Vs-:+)。得到结果如下：名师资料总结

3、- - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 8 页 - - - - - - - - - 6. 用游标测量， 双端输出时的差模电压增益为100.68，单端输出时的差模电压增益为50.34.是双端输出时的一半（为什么）。两条曲线的上限截止频率点都是3.3843Mhz 。二、分析双端输入时的共模电压增益将原理图chadong1.sch打开，另存为chadong2.sch 1.设置信号源的属性。vs+的属性设置不变。Vs-的“ AC”属性设置为10mv，使其和信号源vs+一样，这样就相当于

4、在两个输入端加上了相同的信号，起到共模输入的作用。2. 设置分析类型3. AnalysisSimulate，调用Pspice A/D对电路进行仿真计算。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 8 页 - - - - - - - - - 4. 在 probe 下，单击TraceAdd，在 Trace Expression 中输入要显示的变量。若要观察单端输出时的共模电压增益，编辑表达式为：V(out1) / V(Vs+:+) ；若要观察双端输出时的共模电压增益，编辑

5、表达式为：(V(out1)-V(out2) / V(Vs+:+)。得到结果如下：5. 用游标测量，双端输出时的共模电压增益为1.000E-30， （Pspice中用 1.000E-30 表示 0） ，所以双端时的共模电压增益为0。在中低频段的单端输出共模电压增益为0.000733，也已经非常小， 说明单端输出情况下也具有良好的抑制共模信号的特性。但随着频率的进一步增大，共模电压增益将会急剧增大，增加到一定程度后，将不会再有剧烈的增减，但是共模电压增益总是小于1。三、分析差分放大电路的共模抑制比第一步：打开chadong1.sch ，作如下修改，以建立底层的电路图文件：1. 将其另存为x1.sc

6、h。2. 删除信号源vs+和 vs-。将电阻 RS1 和 RS2 移到合适位置，并设置其阻值为1000g（Pspice 中不允许有悬空的节点，当某些节点确实要悬空时，就需要在它与地之间接一个特别大的电阻）。3设置层次电路的接口。Get New PartIF IN 和 IF OUT 。IF IN 表示输入端口。IF OUT 表示输出端口。修改后的电路图如下所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 8 页 - - - - - - - - - 4.保存，并将其另存为

7、x2.sch 。第二步：设计高层次的电路。1. 在 schematics 下，单击 FileNew 新建立一个电路图文件。并另存为CMMR.sch 。2. DrawBlock，取出两个块，分别命名为Cmod 和 Dmod，分别表示测量共模增益和差模增益的块。如图所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 8 页 - - - - - - - - - 3. 双击 CmodBrowser选择电路图文件x1.sch，双击 DmodBrowser选择电路图文件x2.sch

8、。这样使高层次电路图中的各个模块与低层次的电路图文件连接了起来。如图所示：4. 放置两个正弦源作为信号源。最后绘制好的测量差分放大电路共模抑制比的高层次电路原理图如图所示：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 8 页 - - - - - - - - - 正弦源 v1 的属性设置如下：正弦源 v2 的属性设置如下：它们的 AC 属性分别设置为10mv 和 10mv。其它属性均设为0. 5. 设置分析类型名师资料总结 - - -精品资料欢迎下载 - - - - -

9、- - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 8 页 - - - - - - - - - 6. AnalysisSimulate，调用 Pspice A/D 对电路进行仿真计算。7. 在 probe 下，单击 TraceAdd，在 Trace Expression 中输入要显示的变量。共模抑制比的表达式为vcVDVCVDAAAAlg20lg20lg20，所以编辑表达式为：DB(V(Dmod:out+)/(V(Dmod:vin+)-V(Dmod:vin-)- DB(V(Cmod:out+)/V(Cmod:vin+) 得到仿真结果图如下：8. 利用游标测得在中低频段共模抑制比为96.9DB。上限截止频率为37.832kHz。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 8 页 - - - - - - - - -