2022年EDA计算器设计大作业 .pdf
《2022年EDA计算器设计大作业 .pdf》由会员分享,可在线阅读,更多相关《2022年EDA计算器设计大作业 .pdf(26页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、EDA 大作业简单计算器1 计算器设计专业: 电子信息工程设计者:名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器2 摘要本文介绍了一个简单的计算器的设计,该设计采用了现场可编程逻辑器件FPGA设计,并基于 VHDL语言实现加减乘除功能,并用十进制显示在数码管上。系统由计算部分、输入部分、选择部分、输出部分组成,计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的 QuartusII开发
2、软件进行功能仿真并给出仿真波形,并下载到试验箱,用实验箱上的按键开关模拟输入,用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能,其结果简单,易于实现。关键字: VHDL ,计算器, QuartusII 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器3 目录一实验目的 . 4二、流程图 . 4三顶层原理图. 5四、各个模块 . 6(1)加法器模块. 61、封装元件
3、 . 62、加法器程序. 73、仿真结果 . 7(2)减法器模块 . 81、封装元件 . 82、减法器程序. 93、仿真结果 . 10 4、硬件运行结果. 11 (3)乘法器模块 . 12 1、封装元件 . 12 2、乘法器的设计思想. 12 3、乘法器程序. 13 4、仿真结果 . 14 5、硬件运行结果. 14 (4)除法器模块 . 15 1、封装元件 . 15 2、除法器设计思想. 15 3、除法器程序. 16 4、仿真结果 . 16 5、硬件运行结果. 17 (5)8 位除法器 . 18 1、封装元件 . 18 2、 8 位除法器设计思想. 18 3、 8 位除法器程序 . 19 4、
4、仿真结果 . 21 (6)数码管七段译码电路. 22 1、封装元件 . 22 2、共阴极七段显示码十六进制转换表. 22 3、七段译码器程序. 23 4、仿真结果 . 23 (7)选择模块 . 24 1、封装元件 . 24 2、程序 . 25 五、管脚锁定 . 25 六、小结与收获. 26 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器4 一实验目的1、熟悉 QuartusII 软件的相关操作,掌握数
5、字电路设计的基本流程。2、介绍 QuartusII 的软件,掌握基本的设计思路,软件环境参数配置,仿真,管脚分配,下载等基本操作。3、了解 VHDL 或原理图设计方法与定制IP 模块的思想。4、掌握并行加法器,减法器乘法器以及除法器的设计思路及工作原理。5、设计一个能完成加减乘除功能并以十进制显示结果的简单计算器。二、流程图?当输入为 00 时输出加法结果?当输入为 01 时输出减法结果?当输入为 10 时输出乘法结果?当输入为 11时输出除法结果输入控制功能的数选择模块减法模块乘法模块除法模块加法模块显示结果十六进制转换成十进制名师资料总结 - - -精品资料欢迎下载 - - - - - -
6、 - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器5 三顶层原理图创新:四个模块输出均为十六进制数,为了输出方便观察,设计了8位除法器,将输出变为十进制数显示在数码管上。DATAIN1.0 为输入控制端,通过试验箱上两个拨码开关控制输入。A3.0和 B3.0是两个四位二进制输入数, 当 DATAIN 为 00 时进行加法运算,当 DATAIN 为 01 时进行减法运算,当DATA 为 10 时进行乘法运算,当 DATA 为 11是进行除法运算。结果用十进制显示三个共阳
7、静态 LED 数码管上,除法的余数单独显示在右下角的七段驱动共阳数码管中的一个上。乘法模块除法模块减法模块加法模块控制模块七段数码管输出个位输出十位输出百位三个八位除法器,把十六进制数转换为十进制显示除法余数名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器6 四、各个模块(1)加法器模块1、封装元件当 CLR 为1时清零,输出为零当 CLR 为0时,输入两个四位二进制数,输出两个数之和,S3.0为和,
8、S4为进位。CLRA3.0B3.0S7.0ADDER4Binst6名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器7 2、加法器程序3、仿真结果当 CLR 为 1 时,输出为 0;当 CLR 为 0 时,进行加法运算。 S3.0为相加后得到的和, S7.4为相加后的进位。4、硬件运行结果名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师
9、精心整理 - - - - - - - 第 7 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器8 从左到右,前三个数码管为结果,用十进制显示:第一个为百位,第二个为十位,第三个为个位。第五个为加数,第六个为被加数。(2)减法器模块1、封装元件CLRa3.0b3.0s3.0cosub4inst1名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器9 设计思想: 减去一个数等于加上
10、这个数的补码。对减数求补码,再调用加法器当 CLR 为1时清零,输出为零当 CLR 为0时,a 是四位二进制被减数, b 时四位二进制减数。S 为相减的结果, co 为借位,当 co 为 0 时代表 a 减 b 是整数,否则为负数或者 0。2、减法器程序名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器10 3、仿真结果调用一个加法程序名师资料总结 - - -精品资料欢迎下载 - - - - - - -
11、- - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器11 CLR 为清零,当 CLR 为 1 时清零,输出为 0;当 CLR 为 0 时进行减法运算, a、b 为两个四位二进制输入,s 为输出,当 co 为 0 时,代表 s 为正,当 co 为 1 时代表 co 为负,当被减数小于减数时,s 为相减得到的结果的补码。4、硬件运行结果从左到右,前三个数码管用十进制显示结果:第一个代表正负,为0时代表正,为 1 时代表负。第五个为减数,第六个为被减数。名师资料总结 - - -精
12、品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页,共 26 页 - - - - - - - - - EDA 大作业简单计算器12 (3)乘法器模块1、封装元件当 clr 为1时输出为 0 当 clr 为0时, a与 b 相乘输出 y 2、乘法器的设计思想用并行相乘的方法。通过开关和键盘,两组分别输入4bit 的数据进行乘法运算时,先求出部分积,即求得二进制数据的乘数和被乘数逐位相乘,之后运用二进制加法进行加和。举例如下,10X9=90:? -10 9 = 90 ? - 1 0 1 0 ? - X 1
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2022年EDA计算器设计大作业 2022 EDA 计算器 设计 作业
限制150内