I计组课后答案第一章和二章部分.docx

《I计组课后答案第一章和二章部分.docx》由会员分享，可在线阅读，更多相关《I计组课后答案第一章和二章部分.docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成课后答案第一章与二章局部答案1.1计算机组成与计算机体系构造在概念上有何区分答：计算机体系构造是指那些对程序员可见的系统属性即概念性构造与功能特性，还包括设计思想与体系构造。计算机组成指的是系统构造的逻辑实现，包括机器机内的数据流与限制流的组成及逻辑设计等。1.2计算机构造与计算机功能在概念上有何区分答：计算机构造是指计算机的组件是以何种方式互相关联的。计算机功能是指每个单独的操 作组分作为构造的一局部。1.3计算机的四个主要功能是什么”答：数据处理、数据存储、数据挪动、限制。1.4列出并概要定义计算机的主要构造部件。答：中央处理单元（CPU ） ：限制电脑的操作，执行它的数据处理功

2、能;常简称为处理器。 主存储器：存储数据。 I / O ：输入输出，计算机及其外部环境之间数据挪动。 系统总线：它供应了一些沟通机制，连接其他局部的构造。1.5列出并概要定义处理器的主要构造部件答：限制单元:限制CPU,因此计算机的操作。算术与逻辑单元(ALU):执行计算机的数据处理功能。存放器:供应存储内部CPU。CPU内部总线:一些之间供应了沟通的机制。限制器：限制cpu的关系。第二章2.1什么是存储程序式计算机答：存储程序计算机最早是由闻名数学家冯诺依曼等人在1946年总结并明确提出来的，因此又被称为冯诺依曼计算机。其要点为：1.计算机完成任务是由事先编号的程序完成的；2.计算机的程序被

3、事先输入到存储器中，程序运算的结果，也被存放在存储器中。3.计算机能自动连续地完成程序。4.程序运行的所须要的信息与结果可以通输入输出设备完成。5.计算机由运算器、限制器、存储器、输入设备、输出设备所组成。2.2任何通用计算机的4个主要部件是什么？答：运算器、限制器、存储器、输入输出设备。2.3对集成电路级别而言.计算机系统的3个根本组成局部是什么答：中央处理器、存储器芯片、总线接口芯片。2.4说明摩尔定律答：集成电路上可包涵的电晶体数目，约每隔24个月便会增加一倍。运算性能进步一倍，而价格下降一半。2.5列出并说明计算机系列的主要特征（1）各型号之间必需是程序兼容的或向上兼容的。（2）各型号

4、之间具有统一的系统构造方案。（3）一个系列中各型号在性能与价格上存在着一种规则的排列。（4）在系列内部除统一的系统构造以外，在物理设计上制定与承受多方面标准化的规定，便于设计、消费与维护,节约研制投资。（5）由一个公司或几个公司结合或是一个设计集团，按预定支配设计出的系列机才能称为一个系列。2.6区分微处理器的关键特征是什么l 字长：表示CPU一次传送或处理数据的最大二进制位数。通常与CPU的 数据总线宽度、存放器宽度以及ALU宽度一样。l 主频：通常以MHz表示，确定CPU内的最小时钟速率，从而确定处理器 每秒可执行的指令数目。2.1位置指令099911210003LLOAD M(2000)

5、3RADD M(3000)4LSTOR M(4000)4RLOAD M(0)5LSUB M(1)5RJUMP+ M(6, 20:39)6LJUMP M(6, 0:19)6RSTOR M(0)7LADD M(1)7RADD M(2)8LSTOR M(3, 8:19)8RADD M(2)9LSTOR M(3, 28:39)9RADD M(2)10LSTOR M(4, 8:19)10RJUMP M(3, 0:19)2.2a)LOAD M(2)b)1次2.3答：从存储器读取一个值，CPU把它想要的值的地址存入MAR然后CPU读限制线存储器，并把地址在地址总线上。内存会将内存位置的内容 通过在数据总线上

6、。这个数据随后被转移到MBR。写一个值 到内存中，CPU把它要写入的MAR值的地址。 该CPU还放置它要写入MBR中的数据。然后，CPU写限制线到存储器，并把该地址在地址总线上，并在数据总线上的数据。存储器数据总线上的数据传输到相应的存储单元。2.4地址操作08ALOAD M(0FA)STOR M(0FB)08BLOAD M(0FA)JUMP +M(08D)08CLOAD M(0FA)STOR M(0FB)08D将在内存中的位置0FA存储内容确实定值存到内存位置0FB。2.6让它们并行工作，可以进步性能。2.7其他部件的性能也进步了2.9 0到-12.11 CPIA =2.22MIPSA =9

7、0CPUA=0.2 sCPIB 1.92MIPSB=104CPUB = 0.23 s虽然B机具有更高的比MIPS的机器A，它须要一个较长的CPU时间来执行一样的一组基准测试程序。2.12a.MIP速率为：（MIPS率）/106= IC / T。所以 IC= T（MIPS率）/106。在RS/6000的指令数来比 在VAX为X18/12倍1=1.5。 b.对于VAX，CPI =（5兆赫）/（1 MIPS）=5。 对于RS/6000，CPI =25/18=1.39。2.14A）基准程序处理器RMZE11.713.11F11.191.19H10.430.49I11.110.60K12.102.09算

8、术平均值11.311.50B）基准程序处理器RMZE0.5911.82F0.8411.00H2.3211.13I0.9010.54K0.4811.00算术平均值1.0111.10C）依据（A），R为 最慢的机器，依据（b）中，M是最慢的机器D）基准程序处理器RMZE11.713.11F11.911.19H10.430.49I11.110.60K12.102.09几何平均值11.151.18基准程序处理器RMZE0.5911.82F0.8411.00H2.3211.13I0.9010.54K0.4811.00几何平均值0.8711.02R比拟慢2.15X为参照基准程序处理器XYZ1120.521

9、0.52算术平均11.251.25几何平均111基准程序处理器XYZ10.510.252214算术平均1.2512.125几何平均1112.16A）CPI = 0.6 + (2 0.18) + (4 0.12) + (12 0.1) = 2.64.B）MIPS = 400/2.64 = 152C）t=1.8ms加速比因子=11/1.8=6.11D）要答复这个问题取决于我们如何理解阿姆达尔定律。那里在并行系统中的两个低效率。首先，有额外的说明添加线程之间进展协调。二是有争对存储器的访问。的方式，这个问题是说，没有代码是本质上连续。全部的它是可并行化的，但是与调度开销。可以认为，该内存访问冲突意味

10、着，在确定程度上内存 参考说明书都没有并行。但基于信息鉴于，目前尚不清晰如何量化阿姆达尔方程这种效果。假设我们假设代码是可并行化的分数是f= 1，则阿姆达尔定律得，减小提速N = 8为这种状况。因此，实际增速只有理论加速比的约752.17A）理论加速比=（时间在主内存中访问）/（时间在高速缓存中访问）= T2/T1。B）增加后的执行时间T = H T1+ (1 H) T2加速比=（增加前执行时间） /（增加后的执行时间）=T2/T=T2/(H T1+ (1 H)T2)=1/(1 H) + HT1/T2)C）增加后的执行时间T = H T1+ (1 H) (T1+ T2) = T1+ (1 H) T2) 加速比=（增加前执行时间） /（增加后的执行时间）=T2/T=T2/(T1+ (1 H)T2)=1/(1 H) + T1/T2)第 10 页