数电期末试卷及答案共4套.docx

《数电期末试卷及答案共4套.docx》由会员分享，可在线阅读，更多相关《数电期末试卷及答案共4套.docx（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、高校信息院数字电子技术根底期终考试试题110分钟(第一套)一, 填空题：每空1分，共15分1逻辑函数的两种标准形式分别为 , 。2将2004个“1异或起来得到的结果是 。3半导体存储器的构造主要包含三个局部，分别是 , , 。48位转换器当输入数字量10000000为5v。假设只有最低位为高电平，那么输出电压为 v；当输入为10001000，那么输出电压为 v。5就逐次靠近型和双积分型两种转换器而言， 的抗干扰实力强， 的转换速度快。6由555定时器构成的三种电路中， 和 是脉冲的整形电路。7及相比，器件有可编程的输出构造，它是通过对 进展编程设定其 的工作模式来实现的，而且由于采纳了 的工艺

2、构造，可以重复编程，使它的通用性很好，运用更为便利敏捷。二, 依据要求作题： 共15分1 将逻辑函数 写成“及或非表达式，并用“集电极开路及非门来实现。2 图1, 2中电路均由门电路构成，写出P, Q 的表达式，并画出对应A, B, C的P, Q波形。 三, 分析图3所示电路： 10分1） 试写出8选1数据选择器的输出函数式；2） 画出A2, A1, A0从000111连续改变时，Y的波形图；3） 说明电路的逻辑功能。 四, 设计“一位十进制数的四舍五入电路采纳8421码。要求只设定一个输出，并画出用最少“及非门实现的逻辑电路图。15分 五, 电路及, A的波形如图4(a) (b)所示，设触发

3、器的初态均为“0，试画出输出端B和C 的波形。 8分 B C六, 用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上视察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 6分七, 图6所示是16*4位和同步十六进制加法计数器74161组成的脉冲分频电路。中的数据见表1所示。试画出在信号连续作用下的D3, D2, D1, D0输出的电压波形，并说明它们和信号频率之比。 16分 表1： 地址输入 数据输出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1

4、00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 波形如下图： 八, 综合分析图7所示电路，的16个地址单元中的数据在表中列出。要求： 1说明555定时器构成什么电路？ 18分2说明74160构成多少进制计数器？3说明在此处于什么工作状态，起什么作用？4写出DA转换器7520的输出表达式及d

5、90之间的关系；5画出输出电压的波形图要求画一个完整的循环。 高校信息院数字电子技术根底期终考试试题110分钟(第二套)一, 填空题：每空1分，共16分1逻辑函数有四种表示方法，它们分别是 , , 和 。2将2004个“1异或起来得到的结果是 。3目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 电路和 电路。4施密特触发器有 个稳定状态.，多谐振荡器有 个稳定状态。52114是1K* 4位的集成电路芯片，它有地址线 条，数据线 条。6被转换的信号的上限截止频率为10，那么转换器的采样频率应高于 ；完成一次转换所用的时间应小于 。7器件的全称是 ，及相比，它的输出电路是通过编程设定

6、其 的工作模式来实现的，而且由于采纳了 的工艺构造，可以重复编程，运用更为便利敏捷。二, 依据要求作题：共16分3 试画出用反相器和集电极开路及非门实现逻辑函数 。2, 图1, 2中电路由门电路构成，图3由门电路构成，试分别写出F1, F2, F3的表达式。 三, 电路及输入波形如图4ab所示，其中1是D锁存器，2是维持-堵塞D触发器，依据和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。 8分 四, 分析图5所示电路，写出Z1, Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。 10分五, 设计一位8421码的判奇电路，当输入码含奇数个“1时，输出为1，否那么为0。要求运用

7、两种方法实现： 20分1用最少及非门实现，画出逻辑电路图；2用一片8选1数据选择器74151加假设干门电路实现，画出电路图。 六, 电路如图6所示，其中10kf，试问：1在为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=2分析由触发器1, 2, 3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图；3设Q3, Q2, Q1的初态为000，所加正脉冲的宽度为50，脉冲过后Q3, Q2, Q1将保持在哪个状态？ 共15分 七, 集成4位二进制加法计数器74161的连接图如图7所示，是预置限制端；D0, D1, D2, D3是预置数据输入端；Q3, Q2, Q1

8、, Q0是触发器的输出端，Q0是最低位，Q3是最高位；为低电平常电路开场置数，为高电平常电路计数。试分析电路的功能。要求： 15分 1列出状态转换表； 2检验自启动实力； 3说明计数模值。 高校信息院数字电子技术根底期终考试试题110分钟(第三套)一, 填空每题1分，共10分1. 门电路输出高电平为 V，阈值电压为 V；2. 触发器按动作特点可分为根本型, , 和边沿型；3. 组合逻辑电路产生竞争冒险的内因是 ；4. 三位二进制减法计数器的初始状态为101，四个脉冲后它的状态为 ；5. 假如要把一宽脉冲变换为窄脉冲应采纳 触发器；6. 的扩展可分为 , 扩展两种；7. 是 可编程，是 可编程；

9、8. 中的可组态为专用输入, , 存放反应输出等几种工作模式；9. 四位的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 假如一个3位输入电压的最大值为1V，采纳“四舍五入量化法，那么它的量化阶距为 V。二, 写出图1中，各逻辑电路的输出逻辑表达式，并化为最简及或式； (G1, G2为门1, 2为传输门) (10分) 三, 由四位并行进位全加器74283构成图2所示： (15分)1. 当03X2X1X0=00113Y2Y1Y0=0100求Z3Z2Z1Z02. 当13X2X1X0=10013Y2Y1Y0=0101求Z3Z2Z1Z03. 写出X(X3X2X1X0)(Y3Y2

10、Y1Y0)及Z(Z3Z2Z1Z0)，W之间的算法公式,并指出其功能. 四, 试画出图3在脉冲作用下Q12对应的电压波形。(设触发器的初态为0,画6个完整的脉冲的波形) (15分) 五, 由可擦可编程只读存储器2716构成的应用电路如下图。1. 计算2716的存储容量；2. 当0110时,数码管显示什么数字；3. 写出Z的最小项表达式,并化为最简及或式； (15分) 六, 由同步十进制加法计数器74160构成一数字系统如下图，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示： (20分)1. 画出74160的状态转换图；2. 画出整个数字系统的时序图；3. 假如用同步四位二进制加法计数器7

11、4161代替74160,试画出其电路图要求采纳置数法；4. 试用一片二进制译码器74138协助及非门实现该组合逻辑电路功能。七, 时序电路如下图： 16分 1、 求该时序电路的驱动方程, 状态方程, 输出方程；2、 画该电路的状态转换表和状态转换图；3、 试对应X的波形如下图，画Q1, Q2和Z的波形；4、 说明该电路的功能。 高校信息院数字电子技术根底期终考试试题110分钟(第四套)一, 填空每题2分，共20分1. 如图1所示，0时， ；1，0时， ；2. ，Y的最简及或式为 ；3. 如图2所示为的门电路，0时，Y为 ，1时， ；4. 触发器按逻辑功能可分为, , , 和；5. 四位二进制减

12、法计数器的初始状态为0011，四个脉冲后它的状态为 ；6. 2864的有 地址输入端，有 数据输出端；7. 数字系统按组成方式可分为 , 两种；8. 是 可编程，中的称 ；9. 四位的最大输出电压为5V，当输入数据为0101时，它的输出电压为 V；10. 某3位输入电压的最大值为1V，采纳“取整量化法时它的量化阶距为 V。二, 试分析如图3所示的组合逻辑电路。 (10分) 1. 写出输出逻辑表达式； 2. 化为最简及或式；3. 列出真值表；4. 说明逻辑功能。三, 试用一片74138辅以及非门设计一个码素数检测电路，要求：当输入为大于1的素数时，电路输出为1，否那么输出为0要有设计过程。 10

13、分四, 试画出以下触发器的输出波形 (设触发器的初态为0)。 (12分) 1. 2.3.五, 如下图，由两片超前进位加法器74283和一片数值比拟器7485组成的数字系统。试分析： 10分1当X3X2X1X00011，Y3Y2Y1Y00011时，Z3Z2Z1Z0？T？2当X3X2X1X00111，Y3Y2Y1Y00111时，Z3Z2Z1Z0？T？3说明该系统的逻辑功能。六, 试用74161设计一计数器完成以下计数循环10分 七, 如下图为一跳频信号发生器，其中555为555定时器，74194为四位双向移位存放器，74160为十进制加法计数器。 22分1. 555构成什么功能电路？2. 当2K的

14、滑动电阻处于中心位置时，求2频率？3. 当74194的状态为0001，画出74160的状态转换图，说明它是几进制计数器，并求输出Y的频率。4. 74194工作在循环右移状态，当它的状态为0001，画出74194的状态转换图；5. 试说明电路输出Y有哪几种输出频率成份？每一频率成份持续多长时间？高校信息学院装订线数字电子技术根底期中考试试题110分钟第五套一、 填空题 (每空1分，共20分) 1. 逻辑代数中有三种根本运算分别为： , , 。2. 逻辑函数式的“最简及或式Y 。逻辑函数式的反函数 。3. 依据逻辑功能的不同特点，可以将数字电路分为两类，分别为组合逻辑电路和 。目前应用最广泛的两类

15、集成门电路是电路和 。 姓名：4. 某及非门的电压传输特性如下图，由图1可知：输出高电平 ；输出低电平 ；阈值电平 ； 5. 图2中，逻辑门电路的名称为 。学号：当时，Y为 。当时，Y为 。6. 图3中，逻辑门电路的名称为 。输出表达数Y 。 7. 可编程逻辑器件通常由四个局部组成，即：输入电路, , 和输出电路。8. 施密特触发器有 个稳态，通常可用于 , 等。 二、 逻辑电路如图4所示。 13分1试写出其逻辑表达式，并转换为及或式。2列出真值表。 3说明电路的逻辑功能。 三, 图5为十进制译码器构成的逻辑函数发生器，试写出Y的表达式，并用卡诺图化简法将Y化为最简及或式。 12分四、 图6所

16、示时序逻辑电路。1试写出电路的状态方程和驱动方程；2列出状态转换表，并画出状态转换图；3说明电路的逻辑功能，并说明电路能否自启动。 15分五, 试用74138和及非门实现一个全加器，输入输出端子如下图。要求：1列写真值表； 2写出逻辑表达式；3画出逻辑图。 12分六, 如图7所示，由两片超前进位加法器74283和一片数值比拟器7485组成的数字系统。试分析： 10分1当X3X2X1X00011，Y3Y2Y1Y00011时，Z3Z2Z1Z0？T？2当X3X2X1X00111，Y3Y2Y1Y00111时，Z3Z2Z1Z0？T？3说明该系统的逻辑功能。七, 综合分析图8所示电路，的16个地址单元中的

17、数据在表中列出。要求： 1说明555定时器构成什么电路？ 18分2说明74160构成多少进制计数器？3说明在此处于什么工作状态，起什么作用？4写出DA转换器7520的输出表达式及d90之间的关系；5画出输出电压的波形图要求画一个完整的循环。 高校信息学院数字电子技术根底期终考试试题110分钟第六套一、 填空题：每空1分，共20分1门电路按逻辑功能可以分为七种类型，它们分别为： , , , , , 和 。2描述时序电路逻辑功能的四种常用方法为： , , , 。3最常用的两种波形整形电路分别为： 和 。4存储器的电路构造中含有三个组成局部，分别为： , , 。5这种新型半导体数字集成电路的最大特点

18、是，可以通过 方法设置其逻辑功能，并且须要在 的支持下进展。6E22864的数据线有 根, 地址线有 根。二, 四变量逻辑函数,试用卡诺图法化简，写出逻辑函数的最简及或式，然后用或非门和非门实现逻辑函数F，并画出其逻辑图。 12分三, 以下图中：ab为电路，cd为电路，试分别写出各电路的逻辑表达式。 16分，每题4分四, 由维持堵塞D触发器组成的电路及其输入波形如下图。10分1） 写出Q端的表达式；2） 说明B端的作用；3） 画出Q端及的对应波形。五, 2421码如表所示，试用一片四位加法器74283及最少的及非门，将8421码转换为2421码。设计并画出接线图，并注明输入端和输出端。 12分六, 分析以下图所示时序电路的逻辑功能，写出电路的驱动方程, 状态方程和输出方程，画出电路的状态转换图。 15分七, 用555定时器和同步二进制加法计数器74161构成的逻辑电路如下图。1） 指出555定时器组成什么功能的电路写出电路名称；2） 指出74161组成什么功能的电路写出电路名称，画出电路的状态转换图；3） 试画出, , 的对应波形。 15分