完整所有答案嵌入式系统原理及接口技术复习.docx

《完整所有答案嵌入式系统原理及接口技术复习.docx》由会员分享，可在线阅读，更多相关《完整所有答案嵌入式系统原理及接口技术复习.docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、 简答题1. 什么是嵌入式系统？嵌入式系统的特点是什么？答：以应用为中心，以计算机技术为根底，软硬件可裁剪，适应应用系统对功能，牢靠性，本钱，体积，功耗严格要求的专用计算机系统特点：及应用密切相关，实时性，困难的算法，制造本钱，功耗，开发和调试，牢靠性，体积2. 简要说明嵌入式系统的硬件组成和软件组成。答:硬件组成：微处理器，存储器，输入设备和输出设备。软件组成：操作系统，文件系统，图形用户接口，网络系统，通用组建模块。3. S3C2410A的AHB总线上连接了那些限制器？APB总线上连接了那些部件？AHB：LCD限制器，LCD DMA，总线限制器，USB主限制器，中断限制器，ExtMas

2、ter，电源管理，Nandflash限制器，储存器限制器。APB：通用异步收发器，内部集成电路总线IIC，USB设备限制器，集成电路内部声音总线IIS，MMC/SD/SDIO主限制器，通用I/O端口GPIO，看门狗定时器WDT，定时时钟RTC，总线限制器，A/D转换器，串行外设接口，定时器/脉宽调制。4. ARM体系构造支持几种类型的异样，并说明其异样处理模式和优先级状态？答，支持7种类型的异样异样处理过程：进入异样PCLR，CPRSSPSR，设置CPSR的运行模式位，跳转到相应的异样处理程序，异样返回LRPC，SPSRCPSR，假设在进入异样处理时设置中断制止位，要在此清楚，复位异样处理程序

3、不须要返回。Reset数据中指快速中断请求中断请求IRQ指令预取中止未定义指令和软件中止。5. 存储器生长堆栈可分为哪几种？各有什么特点？4种，满递增堆栈：堆栈通过增大存储器的地址向上增长，堆栈指针指向内含有效数据项的最高地址。指令如LDMFA，STMFA等。空递增堆栈：堆栈通过增大存储器的地址向上增长，堆栈指针指向堆栈上的第一个空位置。指令如LDMEA，STMEA等。满递减堆栈：堆栈通过减小存储器的地址向下增长，堆栈指针指向内含有效数据项的最低地址。指令如LDMFD，STMFD等。空递减堆栈：堆栈通过减小存储器的地址向下增长，堆栈指针指向堆栈下的第一个空位置。指令如LDMED，STMED等。

4、6. 简述存储器系统层次构造及特点。层次构造主要表达在“Cache-主存层次和“主存-辅存Cache，主存储器，帮助存储器，前者主要解决CPU和主存速度不匹配的问题，后者主要解决存储器系统的问题。在存储器体系中Cache, 主存能及CPU干脆交换信息，辅存那么要通过主存及CPU交换信息;主存及CPU, Cache, 辅存都能交换信息。7. 简述I2S总线接口的启动及停顿过程。通过I2S限制存放器IISCON限制，当限制存放器IISCON的地址为0=I2S制止停顿；当限制存放器IISCON的地址为1=I2S允许开场。8. 简述ARM系统中的中断处理过程。中断处理过程包括：中断请求, 中断排队或中

5、断判优, 中断响应, 中断处理和中断返回9. ARM微处理器支持哪几种运行模式？各运行模式有什么特点？User：用户模式。绝大局部的任务执行都在这种操作模式下，此为正常的程序执行模式。FIQ：快速中断模式。支持数据传送或通道处理。IRQ：一般中断模式。用于一半中断处理。Supervisor：管理模式。一种操作系统受爱惜的方式。Abort：中止模式。在访问数据中止后或指令预取中止后进入中止方式。System：系统模式。是操作系统一种特权级的用户方式。Undef：未定义模式。当执行未定义指令时会进入这种操作模式。10. 当时，选择不同的时钟分频1/2, 1/4, 1/8, 1/16输入，分别计算定

6、时器最小辨别率, 最大辨别率及最大定时区间。答：/0+1/2=33.2500(MHz)一个计数脉冲时间=1/33.2500MHz=0.0300(us)一个计数脉冲的时间=1/129.8828=7.6992us最大定时区间：由于TCNTBn=65535，计数到0共65536个计数脉冲，所以65536*7.6992=0.5045sec。11. 分析如下图I2S总线时序图，说明其操作过程。在I2SLRCK变更后经过1个时钟周期之后，发送器发送下一个字的最高有效位。 串行数据通过发送器发送，虽然同步可以运用时钟信号的后沿从高到低或前沿从低到高，然后在串行时钟信号的前沿，串行数据必需被锁存到接收器。由于

7、这个限制，传送数据被同步只能运用时钟信号的前沿。 左右声道选择线指示正在传送的数据所在的声道。I2SLRCK能够在串行时钟信号的后沿或前沿变更，而它的长度不须要对称。在从设备，I2SLRCK信号在时钟信号的前沿被锁存。I2SLRCK在最高有效位被传送的前一个周期变更。12. S3C2410A及UAD1341通过I2S总线接口连接，试述音频数据传送过程。答：处理器通过IIS总线接口，限制音频数据在s3c2410内存及UDA1341TS之间传送。连接在UDA1314TS上的麦克风信号在UDA1314内部经过A/D转换器，转换成二进制数，串行通过DATAO引脚送到S3C2410的IIS模块，在IIS

8、模块中数据转换成并行数据然后运用通常存取方式或DMA存取方式，将并行数据保存的内存中，而内存中要输出的音频数据运用通常存取方式或DMA存取方式，将数据并行传送到IIS模块在IIS中转换成串行数据，串行通过DATAI引脚送到UDA1314TS，在片内经过D/A转换器，变成模拟信号，经过驱动器，驱动扬声器。13. 简述LCD限制器组成及数据流描述。LCD限制器包括：REGBBANK，LCDCDMA，TMEGEN，定时限制逻辑单元，VIDPRCS以及VIDEOMUX组成。当传送请求由总线仲裁器接收时，4个连续的字数据由系统存储器帧缓冲区传送到LCDCDMA内的FIFO。全部FIFO大小为28个字，分

9、别由12个字的FIFOL和16个字的FIFOH组成。运用FIFOL和FIFOH，用来支持双扫描显示模式，在单扫描显示模式，仅有FIFO中一个，即FIFOH能够被运用。14. 以下是S3C2410A的串口逻辑方框图，试分析其组成和工作原理。一个波特率发生器, 一个发送器, 一个接收器和一个限制单元。波特率发生器运用PCLK或UEXTCLK时钟。发送器和接收器各有一个16字节的FIFO存放器和移位器。在FIFO方式，要发送的数据先写入FIFO存放器，然后复制到发送移位器，通过发送数据引脚TxDn移位输出；而接收数据从接收数据引脚RxDn输入并移位，然后从接收移位器复制到FIFO存放器, 二、 程序

10、分析。给以下程序主要过程加注释，幷写出程序功能1.汇编程序：IsrIRQsub sp,sp,#4； /修改栈指针，在栈顶留出4字节空间stmfd sp！，r8r9 保存R8,R9ldr r9， INTOFFSET 取中断偏移存放器INTOTTSET地址ldr r9，r9； /读中断偏移存放器INTOFFSET地址ldr r8，HandleEINT0；/读中断向量表首地址add r8，r8，r9，lsl #2；/由中断偏移存放器INTOFFSET中偏移量乘以4，加中断向量表首地址，得到对应中断在向量表中的地址ldr r8, r8； /从向量表中取中断请求对应的效劳程序入口地址到R8str r8，

11、sp,#8； /R8存堆栈ldmfd sp!，r8-r9,pc； /从堆栈将原R8对应中断入口地址内容送PC，转移到对应中断效劳程序，同时出栈R8,R9程序实现的功能：IRQ中断效劳程序 课本P2572. C语言程序段rGPFCON|=20|24; / 将GPF0配置成EINT0和将GPF2配置成EINT2rGPGCON|=26|222; / 将GPG3，GPG11配置成EINT11,EINT19功能rINTMOD=0; / 中断模式存放器设置为0，全部中断均为IRQ类型rEXTINT0|=40|48; / 将EINT0和EINT2信号方式设置为上升沿触发rEXTINT1|=412; / 将E

12、INT11信号方式配置为上升沿触发rEXTINT2|=412; / 将EINT19信号方式配置为上升沿触发 Reintmaks&=(i11|119) ; / EINT11, EINT19对应屏蔽位置为0，允许效劳rINTMSK&=(10|12|15); / EINT0,EINT2,EINT8_23对应屏蔽位置0，允许效劳程序实现的功能：中断初始化 课本P2553. C语言程序段void Test_Touchpanel(void) rADCDLY=50000; /Normal conversion mode delay about ADC开场或区间延时 rADCCON=(114)+(ADCPRS

13、0;tt-) for(i=0;i10000;i+) int Main(int argc, char *argv)int i;U8 key;U32 mpll_val=0;int data;mpll_val = (9212)|(112)&0xff, (mpll_val4)&0x3f, mpll_val&3);ChangeClockDivider(key, 12); MMU_DisableICache(); MMU_DisableDCache(); rGPBCON = 0x155555; data = 0x06; while(1) rGPBDAT = (data5); dely(120); data

14、 =data; return 0;2. 依据Nand Flash限制器工作原理，试在图中画出S3C2410A的Nand Flash限制器及K9F2808U0C芯片的连接关系，并简洁描述其操作过程。 3. S3C2410A的LCD限制器初始化程序主要包括配置LCD引脚用到的GPIO；设置LCDCON存放器参数等。试配置C端口, D端口的相关引脚为LCD功能引脚。写出端口配置初始化程序。void Lcd_Port_Init(void)rGPCUP=0xffffffff;rGPCCON=0xaaaaaaaa;rGPDUP=0xffffffff;rGPDCON=0xaaaaaaaa;rGPCCON|=

15、212|214|216;Uart_Printf(Initializing GPIO ports n); 4. 用S3C2410A或S3C2440的串口1实现串口通信。试设计不带流量限制的简洁收发程序，包括初始化程序，发送程序和接收程序。所用存放器描述如下：ULCONn位描述60：正常模式；1：红外模式5:30xx：无奇偶校验；100：奇校验101：偶校验110：强制奇偶校验校验1；111：强制奇偶校验校验020：每帧1个停顿位；1：每帧2个停顿位1:000：5位；01：6位；10：7位；11：8位UCONn的位功能位描述波特率时钟选择100：运用PCLK ，1：运用UEXTCLK发送中断请求类

16、型选择90：脉冲；1：电平接收中断请求类型选择80：脉冲；1：电平Rx超时中断使能限制70：制止；1：使能接收错误状态中断使能限制60：制止；1：使能回送模式选择50：正常模式；1：回送模式发送模式选择3:200：制止；01：中断请求或查询模式；接收模式选择1:000：制止；01：中断请求或查询模式；UMCONn的位功能位描述AFC使能40：制止；1：使能请求发送00：RTS无效；1：RTS有效等等已定义宏如下：#define WrUTXH0(ch) (*(volatile unsigned char *)0x50000020)=(unsigned char)(ch)#define RdURX

17、H0() (*(volatile unsigned char *)0x50000024)程序设计要求加注释： void Uart_Init (int pclk，int baud) int i; if pclk= =0 pclkPCLK; Switch(nchannel) case UART0： /UART0 rUFCON0=0x0; /UART0 FIFO限制存放器，FIFO制止 rUMCON0=0x0; /UART0 MODEM限制存放器，AFC制止 rULCON00x3; /行限制存放器：正常模式，无奇偶校验，1位停顿 位，8位数据位 rUCON00x245; /限制存放器 rUBRDIV

18、0 =(int)(pclk/16/baud+0.5)-1); /波特率因子存放器 break; case UART1： . /UART1 case UART2： . /UART2 default: break; fori0; i 100; i+;void Uart_SendByteint data ifwhichUart= =0 ifdata= =n while！rUTRSTAT00x2； Delay10； /延时，及终端速度有关 WrUTXH0r； while(!(rUTRSTAT00x2)； /等待，直到发送状态就绪 Delay10； WrUTXH0data； char Uart_GetK

19、eyvoid ifwhichUart0 ifrUTRSTAT00x1 /UART0接收到数据 return RdURXH0； else return 0； 5. S3C2440的 bank6运用32位数据总线及SDRAM芯片HY57V561620连接，每片SDRAM为32MB存储空间，16位数据线。试画出二者之间的连接电路图。在下列图中SDRAM芯片引脚引出线上标出连接到S3C2440芯片上的对应引脚名称。 简洁描述工作原理：地址总线ADDR25:24分别及SDRAM的BA1, BA0连接，选择芯片内部的bank3bank0。由于数据总线为32位，所以地址总线ADDR1:0被忽视，地址总线AD

20、DR14:2及SDRAM的A12:0连接，传送行地址和列地址。数据总线U6连接低十六位，U7连接高十六位。一、 填空1. “嵌入性, “专用性及“计算机系统是嵌入式系统的三个根本要素。2. IP核分为软核, 硬核, 固核。3. 嵌入式系统通常由包含有嵌入式处理器, 嵌入式操作系统, 应用软件和外围设备接口的嵌入式计算机系统和执行装置被控对象组成。4. 嵌入式计算机系统是整个嵌入式系统的核心，可以分为硬件层, 中间层, 系统软件层和应用软件层。5. 硬件层中包含嵌入式微处理器, 存储器, 通用设备接口和I/O接口。嵌入式微处理器是嵌入式系统硬件层的核心。6. 系统初始化过程依据自底向上, 从硬件

21、到软件的次序依次可以分为片级初始化, 板级初始化和系统级初始化3个主要环节。7. 系统软件层通常包含有实时多任务操作系统Real-time Operation System，RTOS, 文件系统, 图形用户接口Graphic User Interface，GUI, 网络系统及通用组件模块组成。RTOS是嵌入式应用软件的根底和开发平台。8. ARM处理器共有37个存放器，31个通用存放器，6个状态存放器。存放器R13通常用作堆栈指针，称作SP。存放器R14用作子程序链接存放器，也称为链接存放器LK Link Register。9. FIQ模式有7个分组的存放器R8R14，映射为R8_fiqR14

22、_fiq。在ARM状态下，许多FIQ处理没必要保存任何存放器。User, IRQ, Supervisor, Abort和Undefined模式每一种都包含两个分组的存放器R13和R14的映射，允许每种模式都有自己的堆栈和链接存放器。10. 存放器R15用作程序计数器PC。在ARM状态，位1:0为0，位31:2保存PC。11. 程序状态存放器CPSR的N, Z, C, V分别指-，I=1指-, F=1指-，M4：0用做-。12. ARM指令集大致分为6类：分支/跳转指令, 存储器访问指令, 数据处理指令, 程序状态存放器指令, 异样中断指令, 协处理器指令。指令解析举例：13. LDR R0,R

23、1 ；将存储器地址为R1的字数据读入存放器R0。14. STR R0，R1，8 ；将R0中的字数据写入以R1为地址的存储器中，并将新地址R18写入R1。 15. ADDS R1,R1,#1 ；加法指令，R11R1 影响CPSR存放器，带有S16. LDMFD R13!，R0，R4-R12，PC ；将堆栈内容复原到存放器R0，R4到R12，LR。17. S3C2410A的CPU内核接受的是16/32位ARM920T 内核，同时还接受了AMBA先进的微限制器总线体系构造新型总线构造。18. ARM920T接受了MMU，AMBA总线和Harvard高速缓存体系构造，该构造具有独立的16KB指令Cac

24、he和16KB数据Cache，每个Cache都是由8字长的行组成的。19. 2个USB主设接口/1个USB从设接口20. 117位通用I/O口和24通道外部中断源；21. 电源限制模式有正常, 慢速, 空闲和电源关断4种模式；22. ARM处理器支持用户, 快中断, 中断, 管理 , 中止, 系统和未定义等7种处理器模式，除了用户模式外，其余的均为特权模式；23. ARM微处理器支持四种类型的堆栈，即：满递增堆栈, 满递减堆栈, 空递增堆栈, 空递减堆栈。24.25. 8通道10位ADC和触摸屏接口；26. 支持小大端方式27. ARM体系构造运用单一, 线性地址空间。将字节地址做为无符号数对

25、待，范围为 02321 。28. 地址空间：8个存储器bank，每bank 128 MBbyte总共1GB。29. 对于字对齐的地址A，地址空间规那么要求如下：地址位于A的字由地址为A, A1, A2和A3的字节组成；地址位于A的半字由地址为A和A1的字节组成；地址位于A2的半字由地址为A2和A3的字节组成；地址位于A的字由地址为A和A2的半字组成。30. ARM系统运用存储器映射I/O。I/O口运用特定的存储器地址，当从这些地址加载用于输入或向这些地址存储用于输出时，完成I/O功能。31. bank0bank6都接受固定的bank起始地址。32. 每个bank支持可编程的8/16/32位数据

26、总线宽度。33. 总线宽度和等待存放器BWSCON：用来设置总线宽的和等待状态。34. Bank限制存放器BANKCONn：限制各bank的片选，访问周期。35. 刷新限制存放器REFRESH：SDRAM的刷新限制存放器。36. BANKSIZE存放器：用来设置BANK的容量。37. 支持从NAND Flash存储器和NOR Flash两种启动方式。在NAND Flash模式下，接受4 KB内部缓冲器用于启动引导38. Cache存储器接受写直达Write-through或写回Write-back操作来更新主存储器。39. 每个引脚端的功能通过端口限制存放器PnCON来定义配置。40. 及配置

27、I/O口相关的存放器包括：端口限制存放器GPACONGPHCON, 端口数据存放器GPADATGPHDAT, 端口上拉存放器GPBUPGPHUP, 杂项限制存放器以及外部中断限制存放器EXTINTN等。41. 在ARM系统中，支持复位, 未定义指令, 软中断, 预取中止, 数据中止, IRQ和FIQ 7种异样，每种异样对应于不同的处理器模式，有对应的异样向量固定的存储器地址。42. S3C2410A通过对程序状态存放器PSR中的F位和I位进展设置限制CPU的中断响应。假如设置PSR的F位为1，那么CPU不会响应来自中断限制器的FIQ中断；假如设置PSR的I位为1，那么CPU不会响应来自中断限制

28、器的IRQ中断。假如设置PSR的F位或I位设置为0，同时将中断屏蔽存放器INTMSK中的相对应位设置为0，CPU响应来自中断限制器的IRQ或FIQ中断请求。43. S3C2410A中的中断限制器能够接收来自56个中断源的请求；44. S3C2440A中的中断限制器能够接收来自60个中断源的请求；45. 每个DMA限制器可以处理以下4种状况：1源和目的都在系统总线上；2源在系统总线上，目的在外围总线上；3源在外围总线上，目的在系统总线上；4源和目的都在外围总线上。46. S3C2410A每个DMA通道有9个限制存放器，4个通道共有36个存放器。每个DMA通道的9个限制存放器中有6个用于限制DMA

29、传输，另外3个用于监控DMA限制器的状态。47. 假如在一个存储系统中，指令预取时运用的一个cache，数据读写时运用的另一个cache，各自是独立的，这时称系统运用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。48. 存储器按存储信息的功能，分为随机存取存储器Random Access Memory，RAM和只读存储器Read Only Memory，ROM。49. Flash memory闪速存储器是嵌入式系统中重要的组成局部，用来存储程序和数据，掉电后数据不会丢失。50. Bank限制存放器BANKCONn：限制各bank的片选，访问周期。混合编程技术中，子程序之间的调用必需遵循确定的调用规那么，这些规那么统称为ATPCS