计算机体系结构试卷试题(答案全).docx

《计算机体系结构试卷试题(答案全).docx》由会员分享，可在线阅读，更多相关《计算机体系结构试卷试题(答案全).docx（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一 填空题（每空1分，共30分）1, 系列机是指具有相同的 体系结构 ，但具有不同 组织与实现 的一系列不同型号的机器。2, 存储程序计算机结构上的主要特点之一是以运算器为中心。3, 从计算机系统结构的多级层次结构可知，通常状况下，第1, 2, 3级用 说明 方法实现，第4或更高级用 翻译 方法实现。4, 对于最常见的事务，通常给予它优先的处理权与资源运用权，这是计算机体系结构设计中的 也许率事务优先 原则。5, 容量为64块的Cache采纳组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。6, 可改进比例的值

2、总是 小于等于1 。7, 一般有两种策略来保存寄存器的内容,即： 调用者保存 与 被调用者保存 。8, DLX指令集供应了 马上数寻址 , 寄存器寻址 , 偏移寻址与 寄存器间接寻址4种寻址方式。9, 对某流水线处理器测试时发觉其存在结构冲突，通常可采纳 资源重复与流水化功能单元方法解决该问题。10, 编译器通过重新组织代码依次消退暂停的技术被称为 指令调度 。11, 根据流水的级别可以把流水线分为 部件级流水线, 处理机级流水线 与 处理机间流水线 。12, 为解决流水线运用非流水数据通路的寄存器引起冲突，在流水线设计中采纳 寄存器文件 技术解决该问题。13, Cache的替换算法常见的有

3、FIFO , LRU 与 随机法 。14, 改进Cache性能的方法主要有 降低失效率 , 削减失效开销 与削减Cache命中时间。 15, 削减流水线处理分支暂停时钟周期数的途径包括 尽早推断分支转移是否胜利 与 尽早计算出分支胜利转移的PC值 。二, 选择题（115题，每题1分，共15分）1, 下面的指令中， A 不属于RISC处理器指令集。.ADD R4,1000 .LD R3,(R4) .SUB R4,R3 .SD 0(R3),R42. 在其它部件性能保持不变的状况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。A.Amdahl定律 B.流水线 C.指令集

4、D.体系结构3, 对cache性能进行分析时，我们发觉 A 不受cache容量的影响。A强制性失效 B容量失效 C冲突失效 D3C失效4, 若某CPU只有一个存储器，采纳DLX流水线并执行如下的程序段，SD （R1）,R2 LD R3,(R1)#4ADD 0(R1),#8SUB R3,R1；则该程序段中指令与指令的关系属于 A 。A 数据相关 B 名相关 C 限制相关 D 结构相关5, 在下列存储器中访问速度最慢的是 D 。A Cache B SDRAM C DRAM D Flash6, 最近计算机上采纳的SSD（固态硬盘）实质上是 A 存储器 。AFlash B磁盘 C磁带 D光盘7, 计算

5、机运用总线结构的主要优点是便于实现积木化，同时 C 。A削减了通信传输量 B提高了通信传输的速度C削减了通信传输线的条数 D有利于芯片中布线8, 下面关于流水线的说法不正确的是 D 。A 流水线由若干个“段”或“级”组成 B 流水线有“通过时间”C 流水线的“各段时间”应尽量相等 D 流水线的”深度”越多越好9, 我们常说的32位处理器是指处理器的 A 是32位的。A 数据总线 B 限制总线 C 地址总线 D 全部的总线10, 科学计算中采纳向量处理机的主要缘由是 A 较少。数据相关 限制相关 结构相关 非向量处理机11, 为了便于实现多级中断，保存现场信息最有效的方法是采纳_B_.。A通用寄

6、存器 B 堆栈 C.存储器 D.外存12, 在下面描述的RISC指令系统基本概念中不正确的表述是 A 。A选取运用频率低的一些困难指令，指令条数多。B指令长度固定C指令功能简洁D指令运行速度快13, 在下述I/O限制方式中，主要由程序实现的是 B 。AI/O处理机方式 B中断方式 CDMA方式 D通道方式14, 以下属于降低Cache失效率的方法是 B 。A子块放置技术 B编译器优化 C采纳两级Cache D虚拟Cache15, 现有一个Web服务器，其它部分不变的状况下，若采纳如下的增加方式：采纳40个CPU，想要达到30的加速比，则串行部分的比率最大是 A 。A0.11 B0.12 C0.

7、10 D 0.13三, 简述题（每题5分，共25分）1, 说明如下几个缩写：RISC, ISA, MIMD, RAID, Cache。RISC精简指令集计算机ISA工业标准结构MIMD多指令流多数据流RAID廉价磁盘冗余阵列Cache高速缓冲存储器2, 试说明名相关的两种类型。反相关：指令i先执行，指令j写的名是指令i读的名。反相关指令之间的执行依次是必需保证的，反相关就是先读后写相关。输出相关：指令j与指令i写相同的名。输出相关指令的指令依次是不允许颠倒的。输出相关就是写后写相关。3, 试说明定向技术的思想。定向技术的思想是:在某条指令产生一个计算结果之前，其他指令并不真正须要该计算结果，假

8、如将该计算结果产生的地方干脆送到其他指令须要他的地方，那么就可以避开暂停。4, 试说明伪相联Cache的特点。伪相联Cache既能获得多路组相联Cache的低失效率，又能保持干脆映像Cache的命中速度。采纳这种方法时，在命中状况下，访问Cache的过程与干脆映像Cache中的状况相同，而发生失效时，在访问下一级存储器之前会先检查Cache另一个位置，看是否匹配。5, 试说明分布式共享多处理机的优缺点。 分布式存储器结构的优点：(1)假如大多数的访问是针对本结点的局部存储器，则可降低对存储器与互连网络的带宽要求；(2)对局部存储器的访问延迟低。主要缺点：处理器之间的通信较为困难，且各处理器之间

9、访问延迟较大。四, 图表题（第一题6分，第二题9分，共15分）1, （6分）下图是写操作流水化的硬件结构，试说明采纳该技术的缘由及其工作特点。 每个写操作过程分为两个阶段完成，第一阶段进行标识比较，并把标识与数据存入延迟写缓冲器中，第二阶段再进行写入，这两个阶段按流水方式工作。这样，当前的写标识比较就可以与上一个写的数据写入并行起来，实现每个时钟周期完成一个写操作2, （9分）下面是采纳DLX浮点部件的Tomasulo算法执行过程中用到的状态表，试填写状态表中的相关空白。 假定：浮点流水线的延迟如下：加法2个时钟周期，乘法10个时钟周期，除法40个时钟周期。给出SUBD 将要写结果时状态表的信

10、息。只填写相关部分空格。指令指令状态表IS EX WRLD F6,34(R2)LD F2,45(R3)MULTD FO,F2,F4SUBD F8,F6,F2DIVD F10,F0,F6ADDD F6,F8,F2部件名称 保留站BusyOpVjVkQjQkALoad1noLoad2no Add1yesSUBDMem45+RegsR3Mem34+RegsR2 Add2yesADDDMem45+RegsR3Add1Add3no Mult1yesMULTDMem45+RegsR3Regs4Mult2yesDIVDMem34+RegsR2Mult1结果寄存器状态表F0F2F4F6F8F10F30部件名称

11、 Mult1Add2 Add1 Mult2五, 计算题（第一题7分，第二题8分，共15分）1.某RISC处理机各类指令运用频率与志向CPI（指令与数据访问Cache命中率为100时的CPI）如下表所示。而实际测得的指令访问Cache缺失率（miss rate）为5，数据访问的Cache缺失率为10，Cache的缺失损失（miss penalty）为40个时钟周期。1）该机器在无Cache缺失（志向状况）时的CPI是多少？（3分）2）该机器在无Cache缺失（志向状况）时的速度比有Cache缺失时快几倍？（4分）指令类型ALU操作LoadsStoresBranches运用频率40201525CP

12、I ideal13331）CPI=43%X1+21%X2+12%X2+24%X2=1.572）对指令讲，指令Cache的访问占全部访问的100%/(100%+21%+12%)=75%对数据来讲，数据Cache的访问占全部访问的（21%+12%）/(100%+21%+12%)=25%非志向平均访存时间命中时间失效率X失效开销 1.57(75%X5%+25%X10%)X401.572.54.07则：4.07/1.572.592.6 大约快2.6倍2.在一台单流水线处理机上执行下面的程序。每条指令都要经过“取指令”, “译码”, “执行”与“写结果”4个流水段，每个流水段的执行时间都是10ns。采纳

13、基本的DLX流水线，执行如下指令段：1 SUB R0, R0 ；R002 LD R1, #4 ；R1向量长度43 LOOP： LD R2, A(R1) ；R2A向量的一个元素4 MUL R2, R1 ；R2（R2）（R1） 5 ADD R0, R2 ；R0（R0）（R2）6 BNEZ R1, LOOP ；R1（R1）1，若（R1）0 转向LOOP7 SD (R3), R0 ；保存结果 采纳“预料分支失败技术”。画出指令流水线的时空图（中间部分可以省略，图中可用指令序号表示），计算流水线的加速比。（8分） 1IFIDEXWB2IFIDEXWB3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDidleidle3IFIDEXWB4IFIDEXWB5IFIDEXWB6IFIDEXWB7IFIDEXWB加速比S22X40/25X103.52第 10 页