计算机组成原理复习资料大全.docx

《计算机组成原理复习资料大全.docx》由会员分享，可在线阅读，更多相关《计算机组成原理复习资料大全.docx（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Chapter1 计算机系统概述一、 计算机开展历程第一代1946-1957数据处理机 第二代1958-1964工业限制机 第三代1965-1971中小型计算机 第四代1972-1990微型计算机 第五代 单片计算机二、 计算机系统层次构造冯诺依曼机的主要设计思想：采纳存储程序的方式，编制好的程序和数据放在同意存储器中，计算机可以再无人干预的状况下自动完成逐条取出指令和执行指令的任务；在机器内部，指令和数据均以二进制码表示，指令在存储器中按执行依次存放。(存储程序并按地址依次执行)五层构造：5高级语言级-编译程序4汇编语言级-汇编程序3操作系统级-操作系统2一般机器级-微程序1逻辑电路级-硬件

2、执行1 计算机硬件的根本组成运算器“算盘, 存储器“记忆, 限制器“发号施令, 适配器“转换器, 总线和输入/输出设备。存储程序并按地址依次执行冯诺依曼计算机工作原理2计算机软件的分类各种效劳性程序语言类程序操作系统数据库管理系统3计算机的工作过程收集信息, 处理及存储信息, 输出信息三、 计算机的性能指标 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量 响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量 主频：CPU的工作节拍受主时钟限制，主时钟不断产生固定频率的时钟，主时钟的频率f叫CPU的主频CPU时钟周期：主频的倒数称为CPU时钟周期T，T=1/fCPI：表

3、示每条指令的周期数，即执行一条指令所需的平均时钟周期数。CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数CPU执行时间：表示CPU执行一般程序所占用的CPU时间。CPU执行时间=CPU时钟周期数*CPU时钟周期MIPS：每秒百万指令数，即单位时间内执行的指令数。MIPS=指令数/程序执行时间*106MFLOPS：每秒百万次浮点操作次数，用来衡量机器浮点操作的性能。MFLOPS=程序中的浮点操作次数/程序执行时间*106Chapter2数据的表示和运算一、 数制和编码1进位计数值及其相互转换2真值和机器数原码及补码相互转换“正数不变，负数取反+1 移码1+0- 符号位，数位5校验码

4、奇偶校验，只能检测稀奇数个错误奇数1奇C=0，偶数1时偶C=0二、 定点数的表示和运算1定点数的表示2 定点数的运算加：X补+Y补=X+Y补 减：X-Y补=X补+-Y补 除：复原余数法&加减交替法数的字长大于肯定值的现象叫做溢出。两种检测方法：第一种采纳双符号位法“变形补码00正11负01正溢出10负溢出。另一种方法是单符号位法三、 浮点数的表示和运算1 浮点数的表示32位范围10-381038基数因数.尾数。32位1符号8阶码。 N=Re.M，E是阶码，e=E-1272 浮点数的加减运算10操作数检查2比拟阶码大小完成对阶：小阶向大阶看齐尾数右移，阶码双符号位，尾数单符号位3尾数求和运算4结

5、果规格化5舍入处理6溢出处理Chapter3 内部存储器一、 存储器的分类 分类方法：存储介质：半导体存储器和磁外表存储器存取方式：随机存储器和依次存储器存储内容可变性：RAM和ROM信息易失性：易失性存储器&非系统中的作用：内部存储器和外部存储器；主存储器, 高速缓冲存储器, 协助存储器, 限制存储器。二、 存储器的层次化构造1高速缓冲存储器cache, 主存储器, 外存储器2主存储器的技术指标 存储容量：指一个存储器中可以容纳的存储单元总数1字节8位 存取时间：又称存取访问时间，是指一次读操作吩咐发出到该操作完成，将数据读出到数据总线上所经验的时间。 存储周期：指连续启动两次读操作所需间隔

6、的最小时间。/ns 存储器带宽：单位时间里存储器所存取的信息量。位/s, 字节/s 存取时间, 存储周期, 存储器带宽三个概念反响了主存的速度指标三、 半导体随机存取存储器1SRAM存储器的工作原理 用一个锁存器作为存储元。只要直流供电电源始终夹在这个记忆电路上，它就无限期地保持记忆的1状态或0状态。假如电源断电，那么存储的数据1或0就会丢失。2DRAM存储器的工作原理 读写周期, 刷新周期, 集中式刷新, 异步式刷新SRAM存储器的存储元是一个触发器，它具有两个稳定的状态。而DRAM存储器的存储元是由一个MOS晶体管和电容器促成的记忆电路。SRAM的优点是存取速度快，但存储容量不如DRAM大

7、。二者的优点是体积小，牢靠性高，价格低廉，缺点是断电后不能保存信息。只读存储器和闪存存储器正好弥补了它们的缺点，即使断电也仍旧保存原先写入的数据。特殊是闪存存储器能供应高性能, 低功耗, 高牢靠性以及移动性。四、 只读存储器 只读的意思是在它工作时只能读出，不能写入。然而其中存储的原始数据，必需在它工作以前写入。ROM分掩模ROM和可编程ROM两类，后者又分为一次性变成的PROM和屡次变成的EPROM和E2PROM。 掩模ROM事实上是一个存储内容固定的ROM，由生产厂家供应产品。 EPROM叫做光擦除可编程可读存储器。E2PROM也写成EEPROM，叫做电擦除可编程只读存储器。 FLASH存

8、储器也翻译成闪存存储器，它是高密度非易失性的读写存储器。根本操作：编程读取擦除五、 主存储器及CPU的连接六、 双口RAM和多模块存储器 双端口存储器和多体穿插存储器，前者采纳空间并行技术，后者采纳时间并行技术。 当两个端口的地址不一样时，在两个端口上进展读写操作，肯定不会发生冲突。 当两个端口同时存取存储器同一存储单元时，便发生读写冲突。七、 高速缓冲存储器Cache命中率：Nc表示cache完成存取的总次数，Nm表示主存完 , 成存取的总次数，h定义命中率，那么h=Nc/(Nc+Nm) tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，那么cache/

9、主存系统的平均访问时间ta=htc+(1-h)tm 设r=tm/tc表示主存慢于cache的倍率，e表示访问效率，那么有e=tc/ta=1/(r+(1-r)h)1 程序访问的局部性程序的局部性原理，即程序的地址访问流有很强的时序相关性，将来的访问模式及最近已发生的访问模式相像。依据这一局部性原理，把主存储器中访问概率最高的内容存放在Cache中，当CPU须要读取数据时就首先在Cache中查找是否有所需内容，假如有那么干脆从Cache中读取；假设没有再从主存中读取该数据，然后同时送往CPU和Cache。2Cache的根本工作原理当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。

10、此时cache限制逻辑依据地址推断此字当前是否在cache中：假设是，此字马上传送给CPU；假设非，那么用主存读周期把此字从主存读出送到CPU，及此同时，把含有这个字的整个数据块读出送到cache中。安排给cache的地址存放在一个相联存储器CAM中，它是按内容寻址的存储器。3Cache和主存之间的映射方式全相联映射方式干脆映射方式组相联映射方式4Cache中主存块的替换算法最不常常运用LFU算法近期最少运用LRU算法随即替换5Cache写策略写回法：当CPU写cache命中时，只修改cache的内容，而不马上写入主存；只有当此行被换出时才写回主存。全写法：当写cache命中时，cache及主

11、存同时发生写修改，因而较好地维护了cache及主存内容的一样性。写一次法：写命中及写未命中的处理方法及写回法根本一样，只是第一次写命中时要同时写入主存。Chapter4 指令系统一、 指令格式 指令是计算机执行的某种操作的吩咐。 一台计算机全部机器指令的集合，成为这台计算机的指令系统。根本原那么 四个特性1 指令的根本格式指令格式是指令字用二进制代码表示的构造形式，通常由操作码字段和地址码字段组成。操作码字段表征指令的操作特性及功能，而地址码字段通常指定参及操作的操作数地址。2 定长操作码指令格式指令格式的分析二、 指令的寻址方式当采纳地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。

12、1 有效地址的概念有效地址EA是一16位无符号数，表示操作数所在单元到段首的距离即逻辑地址的偏移地址。 当操作数是存放在存储器中时，存储器的存储单元的物理地址有两局部组成。一局部是偏移地址；一局部是段地址。在8086/8088的各种寻址方式中，找寻存储单元所需的偏移地址可由各种成分组成，称为有效地址，用EA表示。可以通过存储器寻址方式获得有效地址.2 数据寻址和指令寻址形成指令地址的方式，称为指令寻址方式。形成操作数地址的方式，称为数据寻址方式。3 常见的寻址方式指令的寻址方式：依次寻址方式, 跳动寻址方式。 操作数根本寻址方式：隐含寻址, 马上寻址, 干脆寻址EA=A, 间接寻址EA=(A)

13、, 存放器寻址EA=R, 存放器间接寻址RA=(R), 偏移寻址EA=A+(R), 段寻址方式, 堆栈寻址三、 CISC和RISC的根本概念 CISC困难指令系统计算机 RISC精简指令系统计算机 RISC特点：选取运用频率最高的一些简洁指令，指令条数少；指令长度固定，指令格式种类少，寻址方式种类少；只有取数/存数指令访问存储器，其余指令的操作都在存放器之间进展。 CISC特点：指令心疼困难浩大，指令数目一般多达2, 3百条；寻址方式多；指令格式多；指令字长不固定；可访问指令不加限制；各种指令运用频率相差很大；各种指令执行时间相差很大。Chapter5 中心处理器CPU一、 CPU的功能和根本

14、构造 功能：指令限制, 操作限制, 时间限制, 数据加工 组成：运算器, cache, 限制器二、 指令执行过程取指令, 分析指令, 执行指令取指令的任务是:依据程序计数器PC中的值从程序存储器读出现行指令,送到指令存放器. 分析指令阶段的任务是:将指令存放器中的指令操作码取出后进展译码,分析其指令性质。计算机执行程序的过程事实上就是逐条指令地重复上述操作过程,直至遇到停机指令可循环等待指令。三、 数据通路的功能和根本构造数据通路：数据在功能部件之间传送的路径称为数据通路。运算器及各存放器之间的传送路径就是中心处理器内部数据通路。“数据通路描述了信息从什么地方开场，中间经过哪个存放器或多路开关

15、，最终传送到哪个存放器，都要加以限制。 建立数据通路的任务，是由“操作限制部件来完成。数据通路的功能是实现CPU内部的运算器和存放器以及存放器之间的数据交换。数据通路的根本构造主要有两种方式：CPU内部总线方式：将全部的存放器的输入端和输出端都连接到一条或多条公共的通路上，这种构造比拟简洁，但是数据传输存在较多的冲突现象，性能较低，假如连接各部件的总线只有一条，那么称单总线构造；假如CPU中有两条或更多的总线，那么构成双总线构造和多总线构造。在双总线或多总线构造中，数据的传递可以同时进展。专用数据通路方式不采纳CPU内部总线方式：依据指令执行过程中的数据和地址的流淌放心支配连接线路，防止运用共

16、享的总线，性能比拟高，但硬件量大。四、 限制器的功能和工作原理1 硬布线限制器由门电路和触发器构成的困难属性逻辑网络2 微程序限制器主要由限制存储器, 微指令存放器和地址转移逻辑三大局部组成。其中微指令存放器分微地址存放器和微吩咐存放器两局部。微吩咐：限制部件通过限制线想执行部件发出各种限制吩咐。微指令：在机器一个CPU周期中，一组实现肯定操作工呢的微吩咐的组合，构成一条微指令。微程序：一条极其指令的功能运用很多条微指令组成的序列来实现的，这个位置了序列通常叫做微程序。微指令编码方法：干脆表示法, 编码表示法, 混合表示法微地址的形成方法：计数器方式, 多路转移方式五、 指令流水线1 指令流水

17、线的根本概念指指令步骤的并行。将指令流的处理过程划分为取指令, 译码, 取操作数, 执行, 写回等几个并行处理的过程段。2 超标量和动态流水线的根本概念超标量流水线是pentuim系统构造的核心。它由U和V两条指令流水线构成，每条流水线都有自己的ALU, 地址生成线路, 及数据cache的接口。Chapter6 总线一、 总线概述1 总线的根本概念总线是构成计算机系统的互联机构，是多个系统功能部件之间进展数据传送的公共道路。2 总线的分类 CPU内部链接各存放器及运算部件之间的总线，称为内部总线 CPU通计算机系统的其他高速功能部件，称系统总线 中低速I/O设备之间相互连接的总线，称为I/O总

18、线。3 总线的组成及性能指标分为四局部：数据传送总线, 仲裁总线, 中断和同步总线, 公用线特性：物理特性(总线的物理连接方式), 功能特性(总线中每一根线的功能), 电气特性(每一根线上信号的传递方向及有效电平范围), 时间特性(定义了每根线在什么时候有效)二、 总线仲裁1 集中仲裁方式集中式仲裁中每个功能模块有两条线连到总线限制器：一条是送往仲裁器的总线恳求信号线BR，一条是仲裁器送出的总线授权信号线BG。分三种方式：链式查询方式, 计数器定时查询方式, 独立恳求方式2 分布仲裁方式分布式仲裁不须要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。三、 总线操作和定时总线的

19、传送过程：恳求总线, 总线仲裁, 寻址, 信息传送, 状态返回。 所谓定时，是指时间出现在总线上的时序关系。1 同步定时方式时间出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的2 异步定时方式后一事务出现在总线上的时刻取决于前一事务的出现，即建立在应答式或互锁机制根底上，不须要统一的公共时钟信号。四、 总线标准PCI总线标准：不依附于某个处理器的局部总线，支持10中外设，并能在高时钟平率下保持高性能，总线时钟频率为33.3MHz/66MHz，最大数据传输速率133MB/S，采纳时钟同步方式，及CPU刚好时钟频率无关，总线宽度32位(5V)/64位(3.3V)，能自动识别外设。总线

20、具有及处理器和存储器子系统完全并行操作的实力，具有隐含的中心仲裁系统，采纳多路复用方式(地址线和数据线)削减了引脚数，支持64位寻址，具有完全的多总线主控实力。InfiniBand标准：针对处理器和只能I/O设备之间数据流而提出的一种新体系构造，用于在效劳器中取代PCI总线，采纳InfiniBand构造将允许效劳器供应更高的带宽和可扩展实力，冰增加了存储设备扩大的敏捷性。InfiniBand允许效劳器，远程存储器，其他网络设备接入到一个由开关和链路组成的中心开关网带，课连接多达64000个效劳器，存储系统和网络设备Chapter7 输入输出(I/O)系统一、 I/O系统的根本概念二、 外部设备

21、外围设备：除了CPU和主存1 输入设备：键盘, 鼠标2 输出设备：显示器, 打印机3 外存储器：硬盘存储器, 光盘存储器三、 I/O接口(I/O限制器)1 I/O接口的功能和根本构造2 I/O端口及其编址四、 I/O方式1 程序查询方式：CPU管理I/O设备最简洁方式，数据在CPU和外围设备之间的传送完全依靠计算机程序限制2 程序中断方式：中断：是外围设备用来主动通知CPU，打算送出输入数据或接收输出数据的一种方法。响应过程：当一个中断发生时，CPU暂停它的现行程序，而转向中断处理程序，从而可以输入或输出一个数据。中断处理过程：当中断处理完毕后，CPU又返回到它原来的任务，并从它停顿的地方开场

22、执行程序。多重中断和中断屏蔽中断方式一般用于随机出现的任务，并且一旦提出要求，应马上进展。3 DMA方式：是一种完全由硬件执行I/O交换的工作方式。DMA限制器组成：内存地址计数器, 字计数器, 数据缓冲存放器, DMA恳求标记, 限制/状态逻辑, 中断机构4 通道方式：通道是一个特殊功能的处理器。通道及CPU分时运用内存，实现了CPU内部的数据处理及I/O设备的平行工作。通道分选择通道和多路通道。二, 选择题练习1, 假设浮点数用补码表示，那么推断运算结果是否为规格化数的方法是C。2, 16位字长的定点数，采纳2的补码形式表示时,所能表示的整数范围是C。15+215-1B.-2151+215

23、1C.-215+1+21515+2153、 容量是128M*32的内存，假设以字节编址，至少须要B根地址线。4, 某计算机字长16位，它的存贮容量是64KB，假设按字编址，那么它的寻址范围是B。A, 064KB, 032KC, 064KBD, 032KB5, 主存贮器和CPU之间增加cache的目的是B。D.既扩大主存的容量，又扩大CPU通用存放器的数量6, 以某个存放器的内容为操作数地址的寻址方式称为D寻址。7、 在cache的映射方式中不须要替换策略的是B方式。8、 在CPU中跟踪指令后继地址的存放器是B。A主存地址存放器B程序计数器C指令存放器D状态条件存放器9, .微程序限制器中，机器

24、指令及微指令的关系是B。A.每一条机器指令由一条微指令来执行10, 微程序限制存储器容量为128X36位，测试条件有4个，微指令采纳水平格式，那么对应的3个字段长度安排是C。A.限制字段29位，测试字段2位，微地址字段5位B.限制字段26位，测试字段4位，微地址字段6位C.限制字段25位，测试字段4位，微地址字段7位D.限制字段26位，测试字段2位，微地址字段8位11、 SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为D。A64，16B16，64C64，8D16，6。12, 四片74181ALU和一片74182CLA器件相协作，具有如下进位传送功能B。A.行波进位B.组内先行

25、进位，组间先行进位C.组内先行进位，组间行波进位D.组内行波进位，组间先行进位13, 以下四种类型的半导体存储器中，以传输同样多的字为比拟条件，那么读出数据传输率最高的是B。14, 相联存储器是按C进展寻址的存储器。A地址指定方式B堆栈存取方式C内容指定方式D地址指定及堆栈存取方式结合15, 操作限制器的功能是D。D.从主存取出指令，完成指令操作码译码，并产生有关的操作限制信号，以说明执行该指令16、 以下四种类型指令中，执行时间最长的是C。17, 在多级存储体系中，“cache主存构造的作用是解决D的问题。19, 程序限制类指令的功能是D。20 由于CPU内部的操作速度较快，而CPU访问一次

26、主存所花的时间较长，因此机器周期通常用A来规定。21, 某机字长32位，其中1位符号位，31位表示尾数。假设用定点整数表示，那么最大正整数是A。A.+231-1B.+230-1C.+231D.+23222, 在定点运算器中，无论采纳双符号位还是单符号位，必需有C，它一般用来实现。23, 双端口存储器所以能高速进展读写，是因为采纳B。24, 某计算机字长32位，其存储容量为4MB，假设按字编址，它的寻址范围是A。25, 存放器间接寻址方式中，操作数处在B。26, 存贮单元是指B。27、 计算机字长16位，它的存贮容量是64K，假设按字编址，那么它的寻址范围是B。A.064KB.032KC.064

27、KBD.032KB28、 对于对某个存放器中操作数的寻址方式称为C寻址。29、 没有外存贮器的计算机监控程序可以存放在B。ARAMBROMCRAM和ROMDCPU30、 定点二进制运算其中，减法运算一般通过D来实现A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器32、 指令系统中采纳不同寻址方式的目的主要是B。A实现存贮程序和程序限制B缩短指令长度，扩大寻址空间，提高编程敏捷性C可以干脆访问外存D供应扩展操作码的可能并降低指令译码难度33、 用16位字长其中一位符号位表示定点小数时，所能表示的数值范围是C。N1-2-16+1N1-2-16N1-2

28、-16-1N134、 运算器虽有很多部件组成，但核心部件是B。35, 为确定下一条微指令的地址，通常采纳断定方式，其根本思想是C。PC来产生后继微指令地址36、 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采纳C。37, 某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为D。A8，512 B512，8 C18，8 D19，838, 在机器数B中，零的表示是唯一的 B。A原码B补码C移码D反码39, 微程序限制器中，机器指令及微指令的关系是B。A每一条机器指令由一条微指令来执行；B每一条机器指令由一段用微指令编成的微程序来说明执行；C一段机

29、器指令组成的程序可由一条微指令来执行；D一条微指令由假设干条机器指令组成；40, 原码乘法是 。A, 先取操作数肯定值相乘，符号位单独处理B, 用原码表示操作数，然后干脆相乘C, 被乘数用原码表示，乘数取肯定值，然后相乘D, 乘数用原码表示，被乘数取肯定值，然后相乘三, 填空题练习1, 真值为1011011那么它的原码为11011011.限制储存器，微指令存放器和地址转移逻辑三大局部组成。3、 流水线CPU存在的主要问题是相关冲突，主要包括资源相关, 数据相关, 和限制相关4, Cache的地址映射方式有全相连方式, 干脆方式和组相连方式映射方式。5, 128K*8的DRAM芯片内部采纳行列相

30、等的双译码构造，那么共有10行和10列，假设单元刷新间隔不超过2mm，采纳异步刷新方式，那么刷新信号的间隔是S。6, 虚拟存贮器通常由主存和外存两级存贮系统组成。为了在一台特定的机器上执行程序，必需把逻辑地址映射到这台机器主存贮器的物理地址空间上，这个过程称为地址映射。7, 并行处理技术已经成为计算机技术开展的主流。从原理上概括，主要有三种形式：时间并行, 空间并行和时间并行+空间并行。8, 操作限制器依据指令操作译码信号, 时序信号和状态条件信号来产生限制吩咐信号的。9, 指令的寻指方式有依次寻指和跳动寻指两种。10, 为了兼顾速度, 容量和价格的要求，计算机存储体系一般由高速缓存器, 主存

31、储器和外存储器组成三级存储系统。11, 硬布线限制器的根本思想是:某一微操作限制信号是指令操作码译码输出,时序信号和状态条件信号的逻辑函数.12、 CPU周期也称为机器周期；一个CPU周期包含假设干个时钟周期。任何一条指令的指令周期至少须要两个CPU周期。13, 移码表示法主要用于表示.浮点数的阶码，以利于比拟两个的大小和操作。14, 微程序设计技术是利用软件方法设计硬件的一门技术。具有规整性, 可维护性, 敏捷性等一系列优点。15, 广泛运用的SRAM和DRAM都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。16, 形成指令地址的方式，称为指令寻址方式，有依次寻址和跳动寻址

32、。17, CPU从内存取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同，各种指令的指令周期是不尽一样的。18 , 个定点数由符合和尾数两局部组成。依据小数点位置不同，定点数有纯小数和纯整数之分。19, 总线是构成计算机系统的互联机构，是多个系统功能部件之间进展数据传送的公共通道。20, 主存及cache的地址映射有全相连方式, 干脆方式, 组相连方式三种方式。其中组相连方式适度地兼顾了前二者的优点，又尽量防止其缺点，从敏捷性, 命中率, 硬件投资来说较为志向。21, 并行处理技术已成为计算计技术开展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式时

33、间并行；空间并行；时间+空间并行。22, Cache是一种高速存储器，是为了解决CPU和主存之间速度不匹配而采纳的一项重要硬件技术。现开展为多级cache体系，指令及数据分设体系。23, 设D为指令中的形式地址，I为基址存放器，PC为程序计数器。假设有效地址E=PC+D，那么为相对寻址方式；假设E=I+D，那么为基址；假设为相对间接寻址方式，那么有效地址为E=(PC)+D。24, 在进展浮点加减法运算时，须要完成0操作数检查, 尾数求和, 比拟阶码并完成对阶, 合入处理和结果规格化等步骤。25, 动态半导体存贮器的刷新一般有.集中式, 分散式和异步式三种方式。26, CPU中至少有如下六类存放

34、器指令存放器，程序计数器，地址存放器，通用存放器，状态条件存放器，缓冲存放器。27, CPU从存放程序的内存中取出一条指令并执行这条指令的时间和称为指令周期。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到。28, 在计算机系统中，CPU对外围设备的管理处程序查询方式, 程序中断方式外，还有干脆内存DMA方式，通道方式，和外围处理机方式。29, 微程序限制器主要由限制存储器, 微指令存放器, 地址转移逻辑三大局部组成。30, CPU中，保存当前正在执行的指令的存放器为指令存放器，保存当前正在执行的指令的地址的存放器为程序计算器，保存CPU访存地址的存放器为地址

35、存放器。31, 261663161358的值是BAH。32, 正数补码算术移位时，符号位不变，空位补0。负数补码算术左移时，符号位不变，低位补0。负数补码算术右移时，符号位不变，高位补1，低位舍去。33, 按序写出多重中断的中断效劳程序包括 爱护现场 , 开中断 , 设备效劳|。 复原现场 和中断返回几局部。第1章 计算机系统概论1. 什么是计算机系统, 计算机硬件和计算机软件？硬件和软件哪个更重要？解：计算机系统：由计算机硬件系统和软件系统组成的综合体。计算机硬件：指计算机中的电子线路和物理装置。计算机软件：计算机运行所需的程序及相关资料。硬件和软件在计算机系统中相互依存，缺一不行，因此同样

36、重要。2. 如何理解计算机的层次构造？答：计算机硬件, 系统软件和应用软件构成了计算机系统的三个层次构造。1硬件系统是最内层的，它是整个计算机系统的根底和核心。2系统软件在硬件之外，为用户供应一个根本操作界面。3应用软件在最外层，为用户供应解决详细问题的应用系统界面。通常将硬件系统之外的其余层称为虚拟机。各层次之间关系亲密，上层是下层的扩展，下层是上层的根底，各层次的划分不是肯定的。3. 说明高级语言, 汇编语言和机器语言的差异及其联系。答：机器语言是计算机硬件能够干脆识别的语言，汇编语言是机器语言的符号表示，高级语言是面对算法的语言。高级语言编写的程序源程序处于最高层，必需翻译成汇编语言，再

37、由汇编程序汇编成机器语言目标程序之后才能被执行。5. 冯诺依曼计算机的特点是什么？解：冯诺依曼计算机的特点是：P8l 计算机由运算器, 限制器, 存储器, 输入设备, 输出设备五大部件组成；l 指令和数据以同同等地位存放于存储器内，并可以按地址访问；l 指令和数据均用二进制表示；l 指令由操作码, 地址码两大局部组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；l 指令在存储器中依次存放，通常自动依次取出执行；l 机器以运算器为中心原始冯诺依曼机。 计算机系统的主要技术指标有： 机器字长：指CPU一次能处理的数据的位数。通常及CPU的存放器的位数有关，字长越长，数的表示范围

38、越大，精度也越高。机器字长也会影响计算机的运算速度。数据通路宽度：数据总线一次能并行传送的数据位数。存储容量：指能存储信息的最大容量，通常以字节来衡量。一般包含主存容量和辅存容量。运算速度：通常用MIPS每秒百万条指令, MFLOPS每秒百万次浮点运算或CPI执行一条指令所需的时钟周期数来衡量。CPU执行时间是指CPU对特定程序的执行时间。主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。吞吐量：指流入, 处理和流出系统的信息速率。它主要取决于主存的存取周期。响应时间：计算机系统对特定事务的响应时间，照实时响应外部中断的时间等。7. 说明以下概念：主机, CPU, 主存, 存储单元,

39、存储元件, 存储基元, 存储元, 存储字, 存储字长, 存储容量, 机器字长, 指令字长。解：P9-10主机：是计算机硬件的主体局部，由CPU和主存储器MM合成为主机。CPU：中心处理器，是计算机硬件的核心部件，由运算器和限制器组成；早期的运算器和限制器不在同一芯片上，现在的CPU内除含有运算器和限制器外还集成了CACHE。主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体, 各种逻辑部件及限制电路组成。存储单元：可存放一个机器字并具有特定存储地址的存储单位。存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能

40、单独存取。存储字：一个存储单元所存二进制代码的逻辑单位。存储字长：一个存储单元所存储的二进制代码的总位数。存储容量：存储器中可存二进制代码的总量；通常主, 辅存容量分开描述。机器字长：指CPU一次能处理的二进制数据的位数，通常及CPU的存放器位数有关。指令字长：机器指令中二进制代码的总位数。8. 说明以下英文缩写的中文含义：CPU, PC, IR, CU, ALU, ACC, MQ, X, MAR, MDR, I/O, MIPS, CPI, FLOPS解：全面的回容许分英文全称, 中文名, 功能三局部。CPU：Central Processing Unit，中心处理机器，是计算机硬件的核心部件

41、，主要由运算器和限制器组成。PC：Program Counter，程序计数器，其功能是存放当前欲执行指令的地址，并可自动计数形成下一条指令地址。IR：Instruction Register，指令存放器，其功能是存放当前正在执行的指令。CU：Control Unit，限制单元部件，为限制器的核心部件，其功能是产生微操作吩咐序列。ALU：Arithmetic Logic Unit，算术逻辑运算单元，为运算器的核心部件，其功能是进展算术, 逻辑运算。ACC：Accumulator，累加器，是运算器中既能存放运算前的操作数，又能存放运算结果的存放器。MQ：Multiplier-Quotient Re

42、gister，乘商存放器，乘法运算时存放乘数, 除法时存放商的存放器。X：此字母没有专指的缩写含义，可以用作任一部件名，在此表示操作数存放器，即运算器中工作存放器之一，用来存放操作数；MAR：Memory Address Register，存储器地址存放器，在主存中用来存放欲访问的存储单元的地址。MDR：Memory Data Register，存储器数据缓冲存放器，在主存中用来存放从某单元读出, 或要写入某存储单元的数据。I/O：Input/Output equipment，输入/输出设备，为输入设备和输出设备的总称，用于计算机内部和外界信息的转换及传送。MIPS：Million Instr

43、uction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位。第3章 存储器1. 说明概念：主存, 辅存, Cache, RAM, SRAM, DRAM, ROM, PROM, EPROM, EEPROM, CDROM, Flash Memory。答：主存：主存储器，用于存放正在执行的程序和数据。CPU可以干脆进展随机读写，访问速度较高。辅存：协助存储器，用于存放当前暂不执行的程序和数据，以及一些须要永久保存的信息。Cache：高速缓冲存储器，介于CPU和主存之间，用于解决CPU和主存之间速度不匹配问题。RAM：半导体随机存取存储器，主要用作计算机中的主存。SR

44、AM：静态半导体随机存取存储器。DRAM：动态半导体随机存取存储器。ROM：掩膜式半导体只读存储器。由芯片制造商在制造时写入内容，以后只能读出而不能写入。PROM：可编程只读存储器，由用户依据须要确定写入内容，只能写入一次。EPROM：紫外线擦写可编程只读存储器。须要修改内容时，现将其全部内容擦除，然后再编程。擦除依靠紫外线使浮动栅极上的电荷泄露而实现。EEPROM：电擦写可编程只读存储器。CDROM：只读型光盘。Flash Memory：闪速存储器。或称快擦型存储器。2. 计算机中哪些部件可以用于存储信息？按速度, 容量和价格/位排序说明。答：计算机中存放器, Cache, 主存, 硬盘可以

45、用于存储信息。按速度由高至低排序为：存放器, Cache, 主存, 硬盘；按容量由小至大排序为：存放器, Cache, 主存, 硬盘；按价格/位由高至低排序为：存放器, Cache, 主存, 硬盘。3. 存储器的层次构造主要表达在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次构造主要表达在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所运用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就到达了速度快, 容量大, 位价低的优化效果。主存及CACHE之间的信息调度功能全部由硬件自动完成。而主存及辅存层次的调度目前广泛采