计算机组成原理期末考试习题及答案.docx

《计算机组成原理期末考试习题及答案.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末考试习题及答案.docx（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理练习题一、 单项选择题1CPU响应中断的时间是_C_。 A中断源提出恳求； B取指周期完毕； C执行周期完毕； D间址周期完毕。 2以下说法中_C_是正确的。 A加法指令的执行周期肯定要访存； B加法指令的执行周期肯定不访存； C指令的地址码给出存储器地址的加法指令，在执行周期肯定访存； D指令的地址码给出存储器地址的加法指令，在执行周期不肯定访存。 3垂直型微指令的特点是_C_。 A微指令格式垂直表示； B限制信号经过编码产生； C采纳微操作码； D采纳微指令码。 4基址寻址方式中，操作数的有效地址是_A_。 A基址存放器内容加上形式地址位移量； B程序计数器内容加上形式地址；

2、 C变址存放器内容加上形式地址； D存放器内容加上形式地址。 5常用的虚拟存储器寻址系统由_A_两级存储器组成。 A主存辅存； BCache主存； CCache辅存； D主存硬盘。 6DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问完毕后，CPU再复原工作，这种状况称作_A_。 A停顿CPU访问主存； B周期挪用； CDMA及CPU交替访问； DDMA。 7在运算器中不包含_D_。 A状态存放器； B数据总线； CALU； D地址存放器。 8计算机操作的最小单位时间是_A_。 A时钟周期； B指令周期； CCPU周期；D中断周期。 9用以指定待执行指令所在地址的是_C_。 A指令

3、存放器； B数据计数器； C程序计数器； D累加器。 10以下描述中_B_是正确的。 A限制器能理解, 说明并执行全部的指令及存储结果； B一台计算机包括输入, 输出, 限制, 存储及算逻运算五个单元； C全部的数据运算都在CPU的限制器中完成； D以上答案都正确。 11总线通信中的同步限制是_B_。 A只适合于CPU限制的方式； B由统一时序限制的方式； C只适合于外围设备限制的方式； D只适合于主存。 12一个16K32位的存储器，其地址线和数据线的总和是_B_。 A48； B46； C36； D32。 13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_A_。A51

4、2K； B1M； C512KB； D1MB。 14以下_B_是错误的。A中断效劳程序可以是操作系统模块； B中断向量就是中断效劳程序的入口地址； C中断向量法可以提高识别中断源的速度； D软件查询法和硬件法都能找到中断效劳程序的入口地址。 15浮点数的表示范围和精度取决于_C_ 。 A阶码的位数和尾数的机器数形式； B阶码的机器数形式和尾数的位数； C阶码的位数和尾数的位数； D阶码的机器数形式和尾数的机器数形式。 16响应中断恳求的条件是_B_。 A外设提出中断； B外设工作完成和系统允许时； C外设工作完成和中断标记触发器为“1时； DCPU提出中断。 17以下表达中_B_是错误的。 A取

5、指令操作是限制器固有的功能，不须要在操作码限制下完成； B全部指令的取指令操作都是一样的； C在指令长度一样的状况下，全部指令的取指操作都是一样的； D一条指令包含取指, 分析, 执行三个阶段。 18以下表达中_A_是错误的。 A采纳微程序限制器的处理器称为微处理器； B在微指令编码中，编码效率最低的是干脆编码方式； C在各种微地址形成方式中，增量计数器法须要的依次限制字段较短； DCMAR是限制器中存储地址存放器。 19中断向量可供应_C_。 A被选中设备的地址； B传送数据的起始地址； C中断效劳程序入口地址； D主程序的断点地址。 20在中断周期中，将允许中断触发器置“0的操作由_A_完

6、成。 A硬件； B关中断指令； C开中断指令； D软件。21冯诺伊曼机工作方式的根本特点是_B_。 A多指令流单数据流； B按地址访问并依次执行指令； C堆栈操作； D存储器按内容选择地址。 22程序限制类指令的功能是_C_。 A进展主存和CPU之间的数据传送； B进展CPU和设备之间的数据传送； C变更程序执行的依次； D肯定是自动加+1。 23水平型微指令的特点是_A_。 A一次可以完成多个操作； B微指令的操作限制字段不进展编码； C微指令的格式简短； D微指令的格式较长。 24存储字长是指_B_。 A存放在一个存储单元中的二进制代码组合； B存放在一个存储单元中的二进制代码位数； C存

7、储单元的个数； D机器指令的位数。 25CPU通过_B_启动通道。 A执行通道吩咐； B执行I/O指令； C发出中断恳求； D程序查询。 26对有关数据加以分类, 统计, 分析，这属于计算机在_C_方面的应用。 A数值计算； B协助设计； C数据处理； D实时限制。 27总线中地址线的作用是_C_。 A只用于选择存储器单元； B由设备向主机供应地址； C用于选择指定存储器单元和I/O设备接口电路的地址； D即传送地址又传送数据。 28总线的异步通信方式_A_。 A不采纳时钟信号，只采纳握手信号； B既采纳时钟信号，又采纳握手信号； C既不采纳时钟信号，又不采纳握手信号； D既采纳时钟信号，又采

8、纳握手信号。 29存储周期是指_C_。 A存储器的写入时间； B存储器进展连续写操作允许的最短间隔时间； C存储器进展连续读或写操作所允许的最短间隔时间； D指令执行时间。 30在程序的执行过程中，Cache及主存的地址映射是由_C_。 A操作系统来管理的； B程序员调度的； C由硬件自动完成的； D用户软件完成。 31以下表达_C_是正确的。 A外部设备一旦发出中断恳求，便马上得到CPU的响应； B外部设备一旦发出中断恳求，CPU应马上响应； C中断方式一般用于处理随机出现的效劳恳求； D程序查询用于键盘中断。 32加法器采纳先行进位的目的是_C_ 。 A优化加法器的构造； B节约器材； C

9、加速传递进位信号； D增加加法器构造。 33变址寻址方式中，操作数的有效地址是_C_。 A基址存放器内容加上形式地址位移量； B程序计数器内容加上形式地址； C变址存放器内容加上形式地址； D存放器内容加上形式地址。 34指令存放器的位数取决于_B_。 A存储器的容量； B指令字长； C机器字长； D存储字长。 35在限制器的限制方式中，机器周期内的时钟周期个数可以不一样，这属于_A_。 A同步限制； B异步限制； C联合限制； D人工限制。 36以下表达中_B_是正确的。 A限制器产生的全部限制信号称为微指令； B微程序限制器比硬连线限制器更加敏捷；C微处理器的程序称为微程序； D指令就是微

10、指令。 37CPU中的译码器主要用于_B_ 。 A地址译码； B指令译码； C选择多路数据至ALU； D数据译码。 38干脆寻址的无条件转移指令功能是将指令中的地址码送入_A_。 APC； B地址存放器； C累加器； DALU。 39DMA方式的接口电路中有程序中断部件，其作用是_C_。 A实现数据传送； B向CPU提出总线运用权； C向CPU提出传输完毕； D发中断恳求。 40以下器件中存取速度最快的是_C_ 。 ACache； B主存； C存放器； D辅存。41干脆, 间接, 马上三种寻址方式指令的执行速度，由快至慢的排序是_C_。 A干脆, 马上, 间接； B干脆, 间接, 马上； C马

11、上, 干脆, 间接； D马上, 间接, 干脆。 42存放欲执行指令的存放器是_D_。 AMAR； BPC； CMDR； DIR。 43在独立恳求方式下，假设有N个设备，那么_B_。 A有一个总线恳求信号和一个总线响应信号； B有N个总线恳求信号和N个总线响应信号； C有一个总线恳求信号和N个总线响应信号； D有N个总线恳求信号和一个总线响应信号。 44下述说法中_C_是正确的。 A半导体RAM信息可读可写，且断电后仍能保持记忆； B半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的； C半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。 45DMA访问主

12、存时，向CPU发出恳求，获得总线运用权时再进展访存，这种状况称作_B_。 A停顿CPU访问主存； B周期挪用； CDMA及CPU交替访问； DDMA。 46计算机中表示地址时，采纳_D_ 。 A原码； B补码； C反码； D无符号数。 47采纳变址寻址可扩大寻址范围，且_C_。 A变址存放器内容由用户确定，在程序执行过程中不行变； B变址存放器内容由操作系统确定，在程序执行过程中可变； C变址存放器内容由用户确定，在程序执行过程中可变； D变址存放器内容由操作系统确定，在程序执行过程不中可变； 48由编译程序将多条指令组合成一条指令，这种技术称做_C_。 A超标量技术； B超流水线技术； C超

13、长指令字技术； D超字长。 49计算机执行乘法指令时，由于其操作较困难，须要更多的时间，通常采纳_C_限制方式。 A延长机器周期内节拍数的； B异步； C中心及局部限制相结合的； D同步； 50微程序放在_B_中。 A存储器限制器； B限制存储器； C主存储器； DCache。 51在CPU的存放器中，_B_对用户是完全透亮的。 A程序计数器； B指令存放器； C状态存放器； D通用存放器。 52运算器由很多部件组成，其核心局部是_B_。 A数据总线； B算术逻辑运算单元； C累加存放器； D多路开关。 53DMA接口_B_。 A可以用于主存及主存之间的数据交换； B内有中断机制； C内有中断

14、机制，可以处理异样状况； D内无中断机制 54CPU响应中断的时间是_C_。 A中断源提出恳求； B取指周期完毕； C执行周期完毕； D间址周期完毕。 55干脆寻址的无条件转移指令功能是将指令中的地址码送入_A_。 APC； B地址存放器； C累加器； DALU。 56三种集中式总线限制中，_A_方式对电路故障最敏感。 A链式查询； B计数器定时查询； C独立恳求； D以上都不对。 57一个16K32位的存储器，其地址线和数据线的总和是_B_。 A48； B46； C36； D32 58以下表达中错误的选项是_B_。 A指令周期的第一个操作是取指令； B为了进展取指令操作，限制器须要得到相应的

15、指令； C取指令操作是限制器自动进展的； D指令第一字节含操作码。 59主存和CPU之间增加高速缓冲存储器的目的是_A_。 A解决CPU和主存之间的速度匹配问题； B扩大主存容量； C既扩大主存容量，又提高了存取速度； D扩大辅存容量。 60以下表达_A_是错误的。 A一个更高级的中断恳求肯定可以中断另一个中断处理程序的执行； BDMA和CPU必需分时运用总线； CDMA的数据传送不需CPU限制； DDMA中有中断机制。61一条指令中包含的信息有_C_ 。 A操作码, 限制码； B操作码, 向量地址； C操作码, 地址码。 62在各种异步通信方式中，_C_速度最快。 A全互锁； B半互锁； C

16、不互锁。 63一个512KB的存储器，其地址线和数据线的总和是_C_。 A17； B19； C27。 64在以下因素中，及Cache的命中率无关的是 _C_。 ACache块的大小； BCache的容量； C主存的存取时间。 65在计数器定时查询方式下，假设计数从0开场，那么_A_。 A设备号小的优先级高； B每个设备运用总线的时机相等； C设备号大的优先级高。 66Cache的地址映象中，假设主存中的任一块均可映射到Cache内的任一块的位置上，称作_B_ 。 A干脆映象； B全相联映象； C组相联映象。 67中断效劳程序的最终一条指令是_C_。 A转移指令； B出栈指令； C中断返回指令。

17、 68微指令操作限制字段的每一位代表一个限制信号，这种微程序的限制编码方式是_B_。 A字段干脆编码； B干脆编码； C混合编码。 69在取指令操作之后，程序计数器中存放的是_C_。 A当前指令的地址； B程序中指令的数量； C下一条指令的地址。 70以下表达中_A_是正确的。 ARISC机肯定采纳流水技术； B采纳流水技术的机器肯定是RISC机； CCISC机肯定不采纳流水技术。 71在一地址格式的指令中，以下 是正确的_B_。 A仅有一个操作数，其地址由指令的地址码供应； B可能有一个操作数，也可能有两个操作数； C肯定有两个操作数，另一个是隐含的。 72在浮点机中，推断原码规格化形式的原

18、那么是_B_。 A尾数的符号位及第一数位不同； B尾数的第一数位为1，数符随意； C尾数的符号位及第一数位一样； D阶符及数符不同。 73I/O采纳不统一编址时，进展输入输出操作的指令是_C_。 A限制指令； B访存指令； C输入输出指令。 74设机器字长为64位，存储容量为128MB，假设按字编址，它的寻址范围是_B_ 。 A16MB； B16M； C32M。 75_B_寻址便于处理数组问题。 A间接寻址； B变址寻址； C相对寻址。 76超标量技术是_B_。 A缩短原来流水线的处理器周期； B在每个时钟周期内同时并发多条指令； C把多条能并行操作的指令组合成一条具有多个操作码字段的指令。

19、77以下表达中_B_是错误的。 A取指令操作是限制器固有的功能，不须要在操作码限制下完成； B全部指令的取指令操作都是一样的； C在指令长度一样的状况下，全部指令的取指操作都是一样的。 78I/O及主机交换信息的方式中，中断方式的特点是_B_。 ACPU及设备串行工作，传送及主程序串行工作； BCPU及设备并行工作，传送及主程序串行工作； CCPU及设备并行工作，传送及主程序并行工作。 79设存放器内容为11111111，假设它等于 +127，那么为_D_。 A原码； B补码； C反码； D移码。 80设机器数采纳补码形式含l位符号位，假设存放器内容为9BH，那么对应的十进制数为_C_。 A-

20、27； B-97； C-101； D155。81设存放器内容为80H，假设它对应的真值是 127，那么该机器数是_。 A原码； B补码； C反码； D移码。 82以下表达中_是正确的。 A程序中断方式中有中断恳求，DMA方式中没有中断恳求； B程序中断方式和DMA方式中实现数据传送都需中断恳求； C程序中断方式和DMA方式中都有中断恳求，但目的不同； DDMA要等到指令周期完毕时才进展周期窃取。 83设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是_。 A224； B223； C222； D221。 84在中断接口电路中，向量地址可通过_B_送至CPU。 A地址

21、线； B数据线； C限制线； D状态线。 85在程序的执行过程中，Cache及主存的地址映象是由_D_。 A程序员调度的； B操作系统管理的； C由程序员和操作系统共同协调完成的； D硬件自动完成的。 86总线复用方式可以_C_。 A提高总线的传输带宽； B增加总线的功能； C削减总线中信号线的数量； D提高CUP利用率。 87以下说法中正确的选项是_C_。 ACache及主存统一编址，Cache的地址空间是主存地址空间的一局部； B主存储器只由易失性的随机读写存储器构成； C单体多字存储器主要解决访存速度的问题； DCache不及主存统一编址，Cache的地址空间不是主存地址空间的一局部。

22、88在采纳增量计数器法的微指令中，下一条微指令的地址_B_。 A在当前的微指令中； B在微指令地址计数器中； C在程序计数器； D在CPU中。 89由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由_B_来确定。 A指令周期； B存取周期； C间址周期； D执行周期。 90RISC机器_B_。 A不肯定采纳流水技术； B肯定采纳流水技术； CCPU配备很少的通用存放器； DCPU配备很多的通用存放器。 91在以下寻址方式中，_B_寻址方式须要先计算，再访问主存。 A马上； B变址； C间接； D干脆。 92在浮点机中，推断补码规格化形式的原那么是_C_。 A尾数

23、的第一数位为1，数符随意； B尾数的符号位及第一数位一样； C尾数的符号位及第一数位不同； D阶符及数符不同。 93I/O采纳统一编址时，进展输入输出操作的指令是_B_。 A限制指令； B访存指令； C输入输出指令； D程序指令。 94设机器字长为32位，存储容量为16MB，假设按双字编址，其寻址范围是_B_。 A8MB； B2M； C4M； D16M。 95_C_寻址对于实现程序浮动供应了较好的支持。 A间接寻址； B变址寻址； C相对寻址； D干脆寻址。 96超流水线技术是_A_。 A缩短原来流水线的处理器周期； B在每个时钟周期内同时并发多条指令； C把多条能并行操作的指令组合成一条具有

24、多个操作码字段的指令； D以上都不对。 97以下表达中错误的选项是_B_。 A指令周期的第一个操作是取指令； B为了进展取指令操作，限制器须要得到相应的指令； C取指令操作是限制器自动进展的； D指令周期的第一个操作是取数据。 98I/O及主主机交换信息的方式中，DMA方式的特点是_C_。 ACPU及设备串行工作，传送及主程序串行工作； BCPU及设备并行工作，传送及主程序串行工作； CCPU及设备并行工作，传送及主程序并行工作； DCPU及设备串行工作，传送及主程序并行工作。 99假设9BH表示移码含1位符号位其对应的十进制数是_A_。 A27； B-27； C-101； D101。 100

25、在二地址指令中_C_是正确的。 A指令的地址码字段存放的肯定是操作数； B指令的地址码字段存放的肯定是操作数地址； C运算结果通常存放在其中一个地址码所供应的地址中； D指令的地址码字段存放的肯定是操作码。101某机字长8位，采纳补码形式其中1位为符号位，那么机器数所能表示的范围是_C_。 A-127 127； B-128 +128； C-128 +127； D-128 +128。 102在_C_的计算机系统中，外设可以和主存储器单元统一编址，因此可以不运用I/O指令。 A单总线； B双总线； C三总线； D以上三种总线。 103某计算机字长是32位，它的存储容量是64KB按字编址，它的寻址范

26、围是_B_。 A16KB； B16K； C32K； D32KB。 104中断向量可供应_C_。 A被选中设备的地址； B传送数据的起始地址； C中断效劳程序入口地址； D主程序的断点地址。 105Cache的地址映象中 B 比拟多的采纳“按内容寻址的相联存储器来实现。 A干脆映象； B全相联映象； C组相联映象； D以上都有。 106总线的异步通信方式_A_。 A不采纳时钟信号，只采纳握手信号； B既采纳时钟信号，又采纳握手信号； C既不采纳时钟信号，又不采纳握手信号； D采纳时钟信号，不采纳握手信号。 107在磁盘存储器中，查找时间是_A_。 A使磁头移动到要找的柱面上所需的时间； B在磁道

27、上找到要找的扇区所需的时间； C在扇区中找到要找的数据所需的时间。 D以上都不对。 108在限制器的限制信号中，相容的信号是_C_的信号。 A可以相互替代； B可以相继出现； C可以同时出现； D不行以同时出现。 10计算机操作的最小单位时间是_A_。 A时钟周期； B指令周期； CCPU周期； D执行周期。 110CPU不包括_A_。 A地址存放器； B指令存放器IR； C地址译码器； D通用存放器。 111_B_寻址便于处理数组问题。 A间接寻址； B变址寻址； C相对寻址； D马上寻址。 112设存放器内容为10000000，假设它等于0，那么为_D_。 A原码； B补码； C反码； D

28、移码。 113假设一个8比特组成的字符至少需10个比特来传送，这是_B_传送方式。 A同步； B异步； C并联； D混合。 114设机器字长为32位，存储容量为16MB，假设按双字编址，其寻址范围是 _B_。A8MB； B2M； C4M； D16M。 115C 寻址对于实现程序浮动供应了较好的支持。 A间接寻址； B变址寻址； C相对寻址； D干脆寻址。 116超标量技术是_B_。 A缩短原来流水线的处理器周期； B在每个时钟周期内同时并发多条指令； C把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D以上都不对。 117在限制器的限制方式中，机器周期内的时钟周期个数可以不一样，这

29、属于_A_。 A同步限制； B异步限制； C联合限制； D局部限制。 118I/O及主机交换信息的方式中，中断方式的特点是_B_。 ACPU及设备串行工作，传送及主程序串行工作； BCPU及设备并行工作，传送及主程序串行工作； CCPU及设备并行工作，传送及主程序并行工作； DCPU及设备串行工作，传送及主程序并行工作。 119当定点运算发生溢出时，应_C_ 。 A向左规格化； B向右规格化； C发出出错信息； D舍入处理。 120在一地址格式的指令中，以下_B_ 是正确的。 A仅有一个操作数，其地址由指令的地址码供应； B可能有一个操作数，也可能有两个操作数； C肯定有两个操作数，另一个是隐

30、含的； D指令的地址码字段存放的肯定是操作码。121指令系统中采纳不同寻址方式的目的主要是_C_。 A可降低指令译码难度； B缩短指令字长，扩大寻址空间，提高编程敏捷性； C实现程序限制； D找寻操作数。 122计算机运用总线构造的主要优点是便于实现积木化，缺点是_C_。 A地址信息, 数据信息和限制信息不能同时出现； B地址信息及数据信息不能同时出现； C两种信息源的代码在总线中不能同时传送； D地址信息及数据信息能同时出现。 123一个16K32位的存储器，其地址线和数据线的总和是_B_。 A48； B46； C36； D38。 124以下表达中_A_是正确的。 A主存可由RAM和ROM组

31、成； B主存只能由ROM组成； C主存只能由RAM组成； D主存只能由SRAM组成。 125在三种集中式总线限制中，_C_方式响应时间最快。 A链式查询； B计数器定时查询； C独立恳求； D以上都不是。 126可编程的只读存储器_A_。 A不肯定是可改写的； B肯定是可改写的； C肯定是不行改写的； D以上都不对。 127下述_B_种状况会提出中断恳求。 A产生存储周期“窃取； B在键盘输入过程中，每按一次键； C两数相加结果为零； D结果溢出。 128以下表达中_A_是错误的。 A采纳微程序限制器的处理器称为微处理器； B在微指令编码中，编码效率最低的是干脆编码方式； C在各种微地址形成方

32、式中，增量计数器法须要的依次限制字段较短； D以上都是错的。 129干脆寻址的无条件转移指令功能是将指令中的地址码送入_A_。 APC； B地址存放器； C累加器； DACC。 130响应中断恳求的条件是_B_。 A外设提出中断； B外设工作完成和系统允许时； C外设工作完成和中断标记触发器为“1时。 DCPU提出中断。 131变址寻址和基址寻址的有效地址形成方式类似，但是_C_。 A变址存放器的内容在程序执行过程中是不行变的； B在程序执行过程中，变址存放器和基址存放器和内容都可变的； C在程序执行过程中，基址存放器的内容不行变，变址存放器中的内容可变； D变址存放器的内容在程序执行过程中是

33、可变的。 132在原码加减交替除法中，符号位单独处理，参与操作的数是_C_。 A原码； B肯定值； C肯定值的补码； D补码。 133DMA方式_B_。 A既然能用于高速外围设备的信息传送，也就能代替中断方式； B不能取代中断方式； C也能向CPU恳求中断处理数据传送； D能取代中断方式。 134设机器字长为32位，存储容量为16MB，假设按双字编址，其寻址范围是_B_ 。 A8MB； B2M； C4M； D16M。 135设变址存放器为X，形式地址为D，某机具有先间址后变址的寻址方式，那么这种寻址方式的有效地址为_B_。 AEA = (X) +D； BEA = (X) + (D)； CEA

34、= (X) +D)； DEA = X +D。 136程序计数器PC属于_B_。 A运算器； B限制器； C存储器； DI/O设备。 137计算机执行乘法指令时，由于其操作较困难，须要更多的时间，通常采纳_C_限制方式。 A延长机器周期内节拍数的； B异步； C中心及局部限制相结合的； D同步。 138目前在小型和微型计算机里最普遍采纳的字母及字符编码是_C_。 ABCD码； B十六进制代码； CASCII码； D海明码。 139设存放器内容为10000000，假设它等于 -0，那么为_A_。 A原码； B补码； C反码； D移码。 140在下述有关不复原余数法何时需复原余数的说法中，_B_是正

35、确的。 A最终一次余数为正时，要复原一次余数； B最终一次余数为负时，要复原一次余数； C最终一次余数为0时，要复原一次余数； D任何时候都不复原余数。141零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_C_。 A马上数和栈顶； B暂存器； C栈顶和次栈顶； D累加器。 142_C_可区分存储单元中存放的是指令还是数据。 A存储器； B运算器； C限制器； D用户。 143所谓三总线构造的计算机是指_B_。 A地址线, 数据线和限制线三组传输线。 BI/O总线, 主存总统和DMA总线三组传输线； CI/O总线, 主存总线和系统总线三组传输线； D设备总线, 主存总线和限制总线三组

36、传输线。 144某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_B_。 A128K； B64K； C64KB； D128KB。 145主机及设备传送数据时，采纳_A_，主机及设备是串行工作的。 A程序查询方式； B中断方式； CDMA方式； D通道。 146在整数定点机中，下述第_B_种说法是正确的。 A原码和反码不能表示 -1，补码可以表示 -1； B三种机器数均可表示 -1； C三种机器数均可表示 -1，且三种机器数的表示范围一样； D三种机器数均不行表示 -1。 147变址寻址方式中，操作数的有效地址是_C_。 A基址存放器内容加上形式地址位移量； B程序计数器

37、内容加上形式地址； C变址存放器内容加上形式地址； D以上都不对。 148向量中断是_C_。 A外设提出中断； B由硬件形成中断效劳程序入口地址； C由硬件形成向量地址，再由向量地址找到中断效劳程序入口地址 D以上都不对。 149一个节拍信号的宽度是指_C_。 A指令周期； B机器周期； C时钟周期； D存储周期。 150将微程序存储在EPROM中的限制器是_A_限制器。 A静态微程序； B毫微程序； C动态微程序； D微程序。 151隐指令是指_D_。 A操作数隐含在操作码中的指令； B在一个机器周期里完成全部操作的指令； C指令系统中已有的指令； D指令系统中没有的指令。 152当用一个1

38、6位的二进制数表示浮点数时，以下方案中第_B_种最好。 A阶码取4位含阶符1位，尾数取12位含数符1位； B阶码取5位含阶符1位，尾数取11位含数符1 位； C阶码取8位含阶符1位，尾数取8位含数符1位； D阶码取6位含阶符1位，尾数取12位含数符1位。 153DMA方式_B_。 A既然能用于高速外围设备的信息传送，也就能代替中断方式； B不能取代中断方式； C也能向CPU恳求中断处理数据传送； D内无中断机制。 154在中断周期中，由_D_将允许中断触发器置“0。 A关中断指令； B机器指令； C开中断指令； D中断隐指令。 155在单总线构造的CPU中，连接在总线上的多个部件_B_。 A某

39、一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据； B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据； C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。 156三种集中式总线限制中，_A_方式对电路故障最敏感。 A链式查询； B计数器定时查询； C独立恳求； D以上都不对。 157一个16K8位的存储器，其地址线和数据线的总和是_D_。 A48； B46； C17； D22 158在间址周期中，_C_。 A全部指令的间址操作都是一样的； B但凡存储器间接寻址的指令，它们的操作都是一样的； C对于存储器间接寻址或存放器间接寻址的指令，它们的操作是不同的； D以上都不对。 159下述说法中_B_是正确的。 AEPROM是可改写的，因而也是随机存储器的一种； BEPROM是可改写的，但它不能用作为随机存储器用； CEPROM只能改写一次，故不能作为随机存储器用； DEPROM是可改写的，但它能用作为随机存储器用。 160打印机的分类方法很多，假设