VHDL设计十进制计数器(3页).doc
( 4.5 )《VHDL设计十进制计数器(3页).doc》由会员分享，可在线阅读，更多相关《VHDL设计十进制计数器(3页).doc（3页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、-EDA课程设计清零置数十进制计数器程序清单：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cdu10 isport(clk,en,load,reset:in std_logic;d:in std_logic_vector(3 downto 0);cout:out std_logic;q:out std_logic_vector(3 downto 0);end cdu10;architecture exx1 of cdu10 issignal qq:std_logic_vector
2、(3 downto 0);beginp0:process(clk,en,load,reset)beginif( reset=0 )then qq=0000;elsif (clkevent and clk=1) thenif load=0 then qq=d;elsif (en=1) thenif qq=1001 then qq=0000;else qq=qq+1;end if;end if;end if;end process p0;q=qq;p1:process( qq )beginif qq=1001 then cout=1;else cout=0;end if;end process p1;end exx1;仿真波形：第 3 页-
- 配套讲稿：
如PPT文件的首页显示word图标，表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制：
部分文档作品中含有的国旗、国徽等图片，仅作为作品整体效果示例展示，禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词：
- VHDL 设计 十进制 计数器
淘文阁 - 分享文档赚钱的网站所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
限制150内