数电课程设计报告数字钟.doc

《数电课程设计报告数字钟.doc》由会员分享，可在线阅读，更多相关《数电课程设计报告数字钟.doc（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子钟设计摘 要所谓数字钟，是指利用电子电路构成计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。设计过程采用系统设计方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中内部电路，最后进行测试。本文针对简易数字钟设计要求，提出了两种整体设计方案，在比较两个方案优缺点后，选择了其中较优一个方案，进行由上而下层次化设计，先定义与规定各个模块结构，再对模块内部进行详细设计。详细设计时候又根据可采用芯片，分析各芯片是否适合本次设计，选择较合适芯片进行设计，最后将设计

2、好模块组合调试，并最终在protues下仿真通过。关键词：数字电子钟 校时 报时 子系统1前言由于现代社会数字电子技术高速发展，电子钟应运而生，又由于电子技术不断改进，采用中规模逻辑器件可以使电子钟体积变得很少，实用更加方便，应用更加广泛。作为电气工程及其自动化专业学生，我们都应该能够运用学到数电与抹点知识，去解决与分析一些逻辑电路问题，继而学会设计具有一定逻辑功能逻辑器件，这次电子工艺实习给我们一个能力全面提升契机。我们设计电子钟，严格按照设计要求，具有整点报时，调时，调分等功能，而且增加了停止计时，秒信号灯等功能。特别是，我们调时调分开关，都加上了消抖电路，使用了硬件消抖方法消抖，这些都是

3、我们组，区别于其他组地方。2 设计任务 设计思路能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。总体设计本阶段任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优方案。该方案优点是模块内部简单，基本不需要额外电路，该方案结构简单，模块间关系较明确，模块外不需使用较多门电路，但不利于功能扩充。 设计方案 设计方案一、采用同步电路，总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：设计方案 1闹钟小时分钟秒钟显示控制显示总线控制总线1Hz信号 设计方案二、采用异步电路，数据选择器将时钟信号输给秒模块，秒模块进位输给分模块，分模块

4、进位输入给时模块，切换时候使用2选1数据选择器进行切换，电路框图如下：显示秒钟分钟小时控制1Hz脉冲信号闹钟设计方案 2该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，但设计难度大，门电路数量也比较多。综上所述，本次设计采用方案一。秒计数与分计数为60进制，时计数为24进制，为了简化设计，秒与分计数采用同一单元。控制模块实现调整时分，现对本方案中各个主要功能模块接口定义如下：1.60进制模块（电路图中模块名称为60count，下同。）实现同步60进制计数，可调整电源5v 时钟信号输入接1Hz信号源进位输入接秒进位信号，实现秒功能时，接低电平。进位输出秒模块

5、接分模块，分模块接时模块显示输出接到译码器输入，能闪烁闹钟比较信号输出接到闹钟，秒模块悬空整点报时信号输出接到响铃，实现响停交替5次响铃调整使能端入0有效，有效时，显示信号输出，同时屏蔽进位输入与进位输出，允许调整信号输入。显示使能端入1有效调整信号输入2.24进制模块（24count）实现同步24进制计数，可调整电源，时钟信号同上进位输入接分进位信号进位输出秒模块接分模块，分模块接时模块显示输出同上调整使能端，显示使能端，调整信号输入同上3.闹钟模块（60clock，24clock）实现可及时钟比较，并输出闹铃信号，可调整电源，时钟信号同上闹钟信号输入秒模块接分模块，分模块接时模块显示输出同

6、上闹铃输出接到蜂鸣器调整使能端，显示使能端，调整信号输入同上至此，本阶段就结束了。在上面接口定义中，也可以发现，各个模块紧密联系，电路比较简单，较易实现3 数字电子钟结构将时钟信号输给秒模块，秒模块进位输给分模块，分模块进位输入给时模块，切换时候使用2选1数据选择器进行切换，电路框图如下：译码驱动译码驱动时十位计数分频器电路分频器电路振荡器电路译码驱动译码驱动译码驱动译码驱动时个位计数分十位计数分十位计数秒十位计数秒十位计数校时电路校分电路图1 数字电子钟结构图该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，但设计难度大，门电路数量也比较多。3.1 震荡电

7、路震荡电路是数字电子钟基础，电路输出一个频率为1Hz时钟信号作为电子钟秒信号。 由于石英晶体振荡器所产生频率比较稳定与精确，所以选择石英晶体来产生振荡。选用32768Hz石英晶振，经过分频率后，可产生频率为1Hz时钟信号。 3.2 分频电路 由于晶体振荡器产生时钟信号频率高，不可直接作为秒信号时钟输入信号，所以要对晶体振荡器产生信号进行分频。 方法：由于215次方刚好是32768Hz，所以对晶体振荡器产生信号进行15次分频后，即可得到1Hz时钟信号。3.3 计数器电路 根据设计要求，电子钟由秒，分，时，三部分组成，下面分别对三部分电路进行阐述。3.3.1 秒位计数器 由于以上所说晶体振荡器产生

8、频率为32768Hz时钟信号经过15次分频后即可产生1Hz时钟信号，所以可以直接把所得1Hz信号作为秒位计数器时钟信号。 计数方面选择具有计数功能74LS90芯片，采用反馈清零方法，组成60进制计数器，60秒之后产生进位信号，及电子钟秒位60后进位相对应。3.3.2 分位计数器 分位计数器同样采用74LS90芯片，用秒位进位信号作为时钟信号，秒位60秒产生一个进位信号，当秒位产生一次进位信号，分位相应地计一个数，及数字电子钟秒位60秒后分位计数一次相对应。 同时用74LS90采用反馈清零法组成一个60进制计数器，计数到60后产生一个进位信号，作为时信号时钟信号。3.3.3 时位计数器 原理跟以

9、上阐述一样，分位计数到60后产生一个进位信号作为时位时钟信号，60分钟后，时位计一次数，及数字电子钟相对应。 同样用74LS90计数，所不同是在时位需要用反馈清零法组成一个24进制计数器。3.4 译码显示电路 译码显示是将计数器状态直观地显示出来。 由于计数器输出是一个8421BCD码，所以可以用4511显示译码器及2位共阴极数码管进行译码显示。3.5 校时电路 数字电子钟必须具有校时功能才有现实意义，所以对设计电子钟加校时电路。 方法：利用开关与或门电路达到校时功能，由于机械开关在工作时有时会产生抖动现象，造成校时错误，或者跳得比较多，或者比较快，所以应加去抖电路。3.6 报时电路 为增强数

10、字电子钟功能，有必要加上报时功能。 可利用蜂鸣器及组合逻辑电路，设计成到59分50秒开始响，到整点一共10秒时间内响5次，两秒响一次。4 具体设计步骤及方法。4.1 振荡器 振荡器是数字电子钟各位计数基本时钟信号，要求产生时钟信号必须频率稳定与精确。根据石英晶体振荡器所具特性，可以选用32768Hz石英晶体振荡器来进行振荡电路设计。电路中，有22p电容2个，32768Hz石英晶体振荡器1个，阻值较大电阻1个。图2 晶体振荡器电路4.2 分频电路 由于215次方刚好是32768，所以将上述晶体振荡器产生振荡电路经过15次分频即可得到所需1Hz时钟信号。 但是，由于芯片限制，提供芯片有CD4060

11、，这是个14次分频器，还差一次分频，可以用D触发器实现。 综合上述，可以先用CD4060进行14次分频，将所得信号再用D触发器分频，即可得到频率为1Hz时钟信号。电路图如下。图3 分频电路4.3 计数器电路4.3.1 秒位60进制计数器 从晶体振荡电路所得信号经过分频电路后得到频率为1Hz时钟信号，可以把此1Hz时钟信号作为秒位时钟信号。利用74LS90芯片采用反馈清零方法，设计成一个60进制计数器。电路如图4。图4为一个60进制计数器，由两部分组成，74LS90CKB端及Q0端相接，构成一个十进制计数器。利用高位Q3端作为十位时钟信号，十位利用0110这个状态清零，组成一个六进制计数器。这样

12、，个位及十位组合而成就是一个60进制计数器，CKA为时钟信号。向分位的进位信号图4 秒位60进制计数器4.3.2 分位60进制计数器 分位利以秒位进位信号作为时钟信号，也是组成一个60进制计数器，也由2片74LS90构成。个位CKA端及Q0端相接，组成十进制计数器，十位利用个位Q3端作为时钟信号，而且利用0110状态清零，这样就组成一个60进制计数器，及秒位不同只是分位时钟信号是秒位进位信号。电路如图5。来自秒位的进位信号向时位的进位信号图5 分位60进制计数器4.3.3 时位计数器 时位时钟信号是分位进位信号，利用74LS90采用反馈清零方法组成24进制计数器。 个位是一个十进制计数器，用Q

13、3端作为十位时钟信号。用十位0010状态与个位0100状态共同来对十位及个位清零。电路如图6。来自分位的进位信号图6 时位24进制计数器4.4 译码显示电路 译码显示电路是将各计数器计数情况直观地显示出来。 由于用74LS90设计计数器输出是8421BCD码，所以可以用4511及2位共阴极数码管这个组合来实现译码显示功能。 采用4511显示译码器，该译码器是一个对8421BCD码译码输出高电平有效译码器。以秒位为例译码显示电路如图7，分位，时位原理一样。向分位的进位信号图7 秒位显示译码电路4.5 校时电路 校时电路用于调节时间。一个开关来实现此功能，由于机械开关在接通时会产生抖动现象，所以需

14、要加一个去抖动电路，可以用4013芯片实现。电路如图8。 图中，去机械开关抖动电路输出信号及秒位进位信号加一个或门，作为分位时钟信号。来自秒位的进位信号分位时钟信号分位时钟信号图8 去抖动校时电路4.6 报时电路 报时电路设计为蜂鸣器在59分50秒开始响，持续10秒，2秒响一次，响5次。4.7 完整电路 将振荡电路，分频电路，秒位，分位，时位计数器电路，显示译码电路，校时电路，报时电路，这些模块相连接，组成总设计电路，即数字电子钟电路。如图9所示。 图9 数字电子钟电路5调试 电路设计好之后需要经过调试确认电路可行性后，方可焊接电路。 调试顺序为：振荡电路模块，分频电路模块，计数器模块，译码显

15、示电路模块，校时模块，报时电路模块。每个模块进行调试都确认无误后，即可把每个模块连接好，组成一个完整数字电子钟。 根据Proteus软件对电路仿真后得出结论是没有问题，在一般情况下接线后不会有问题，但是前提是调试时接线不能接错。6电路板焊接 首先应把芯片整体排布有一个概念，尽量做到整齐，容易检查，走线，飞线简单。注意各个芯片接地端与电源端要焊好，不要出现虚焊等情况。由于电路比较复杂，焊接完成后若然出现问题，需要反复检查，最终解决问题。 焊接是在电路板后面焊，所以管脚要注意。7设计结果 这次设计成功，设计电路图过程比较快，焊接时由于电路比较复杂，走线，飞线比较多，第一次焊好之后出现问题，后来经过

16、检查，发现问题，并及时解决，除校时电路去抖动功能有点缺陷外，最终数字电子钟基本成功完成。8心得体会 经过长达两个星期设计及思考，最终在Proteus上完成了数字钟模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下：1.设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适方案动手设计。总体设计在整个设计过程中非常重要，应该花较多时间在上面。2.方案确定后，才开始设计。设计时，多使用已学方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化方法。3.在设计某些模块时候无法把握住整体，这时可以先进行小

17、部分功能实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效多。4.尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于及别人交流。如果电路乱连自己都看不懂，那还如何改进与扩展。5.很多难点突破都来自于及同学交流，交流使自己获得更多信息，开拓了思路，因此要重视及别人交流。6.应该有较好理论基础，整个实验都是在理论指导下完成了，设计过程中使用了许多理论课上学内容，如真值表、卡拉图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识理解与掌握。参 考 文 献（1）康华光.2005.电子技术基础.武汉:高等教育出版社.246-302。（2）Proteus软件内帮助文件。（3）清华大学教研组编，阎石主编：数字电子技术基础（第四版），北京， 高等教育出版社 ，2004年。第 17 页