EDA实验报告多功能数字钟.docx

《EDA实验报告多功能数字钟.docx》由会员分享，可在线阅读，更多相关《EDA实验报告多功能数字钟.docx（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、EDA实验报告 -多功能数字钟学院专业:机械工程学院学生姓名:高磊学生学号:51671指导老师:蒋立平交稿时间:2017年3月30日摘 要多功能数字时钟最基本的功能就是计时，即实现时和分的显示。在此基础上还要实现时钟的保持、闹钟、时间不准时的较时、秒表等一些附加功能。本次试验利用Quartus II 9.1，结合所学的数字电路的知识，分析了多功能数字钟的设计要求、所需实现的功能，然后分析了实现每个功能所需要的基础模块，最后进一步分析了各种基础模块。在具体设计时， 采用的是自底向上的设计方法。首先设计各种基础模块，然后设计各种功能模块，最后进行综合设计。报告首先分析了数字钟电路的工作原理，其中重

2、点解释说明各个子模块的设计原理、编译、调试及下载。关键词：数字时钟；Quartus II 9.1；仿真AbstractMultifunction digital clock timing is the most basic function, namely, the achievement and points display. On this basis, it needs to achieve to keep the clock alarm clock, the stopwatch and some other additional features ,when compared with

3、 the time allowed. The test uses Quartus II 9.1, combined with the knowledge learned digital circuits, analysis of multi-functional digital clock design requirements, to achieve the desired function, then analyzes the realization of each function module needed basis and the further analysis of the f

4、inal a variety of basic modules. In a particular design, it uses a bottom-up design. First, I design a variety of basic module, and then design a variety of functional modules, compile the design at last.The report first analyzes the working principle of digital clock circuits, which focuses on an e

5、xplanation of the design principles of various sub-modules, compiling, debugging and downloading.Key words: Digital clock, Quartus II 9.1, Simulation目 录1.内容简介- 1 -2.设计要求- 1 -2.1 设计基本部分要求- 1 -2.2设计提高部分要求- 1 -3.方案论证- 1 -3.1脉冲发生电路- 1 -3.2计时电路- 1 -3.3清零电路- 2 -3.4较分电路- 2 -3.5保持电路- 2 -3.6报时电路- 2 -3.7译码显示电

6、路- 2 -4.电路各个模块设计- 2 -4.1基本电路的设计- 2 -4.1.1脉冲发生电路的设计- 2 -4.1.2计时电路的设计- 8 -4.1.3保持与清零电路的设计- 10 -4.1.4报时电路的设计- 11 -4.1.5译码显示电路的设计- 12 -4.1.6消颤电路的设计- 14 -4.2闹钟电路的设计- 16 -4.2.1闹表较分较时电路设计- 16 -4.2.2闹表比较电路的设计- 18 -5.实验电路总图- 18 -6.程序下载与调试- 19 -6.1引脚分配- 19 -6.2程序下载- 20 -7.实验感想与总结- 20 -8.鸣谢- 21 -参考文献- 22 -1、内容

7、简介利用相关电学知识和Quartus II 9.1软件，设计一个多功能数字时钟，使其具有00:00:00到23:59:59的计时功能，并且能够实现清零、保持、整点报时、闹钟等附加功能，最终对其进下载运行。2、设计要求2.1设计基本部分要求：1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持）；4、K2是系统的清零开关（K2=0正常工作，K2=1时时钟清零）；5、K3是系统的校分开关（K3=0正常工作，K3=1时时钟快速较分）；6、K4是系统的校时开关（K4=0正常工作，K4=1时时钟快速较时）；2.2设计提高部

8、分要求：1、时钟具有整点报时功能（当时钟计到5953时开始报时，在5953时报时频率为500Hz,5959”时报时频率为lKHz,)；2、闹表设定功能；3、自己设定其他附加功能。3、方案论证根据要求设计出基本计时、秒表和闹钟，各部分通过模式选择开关进行切换。 其中，基本计时部分设计校分校时保持、校星期、报时和清零等电路。秒表设计、清零和保持电路。闹钟设计定时、音乐电路。最后报时、音乐闹钟电路通过蜂鸣 器输出，基木计时、秒表、闹钟电路在数码管动态显示。3.1脉冲发生电路：实验中使用的震荡频率源为48MHz，而基本实验电路所需的频率为1KHZ、500Hz、2Hz及1Hz。因此，为了获取我们所需的频

9、率，我们需要设计不同的分频 器并加以不同的组合，这样就构成了我们的脉冲发生电路。本实验中，记时电路与较分电路用的都是1Hz的信号频率，消颤电路用的是2Hz的信号频率，报时电路用的是500Hz与1KHz的信号频率。3.2计时电路本实验的基本计数完成的是从00:00:00到23:59:59的计时功能。为产生秒 位，需要设计一个模60计数器，给以1Hz的信号频率；由秒的进位产生分位，分位也是用的模60计数器；再用一个模24计数器对分位的进位脉冲计数，产生 小时位；最后设计一个模7计数器，对小时位的进位脉冲计数，产生星期位。因 此，整个数字时钟的计时电路部分共包括七位：星期位、小时时十位、小时个位、分

10、钟十位、分钟个位、秒十位、秒个位。3.3清零电路清零功能是通过控制计数器清零端的电平高低来实现的。只需使清零开关按 下时各计数器的清零端均可靠接入有效电平（本实验中是低电平)，而清零开关 断开时各清零端均接入无效电平即可。3.4较分电路校分校时功能由基本的逻辑门电路实现。其基本原理是通过逻辑门电路控制 分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提供；当 按下校分校时开通时，既可以手动触发出发式开关给进位脉冲，也可以有恒定的 1Hz脉冲提供恒定的进位信号，计数器在此脉冲驱动下可快速计数。3.5保持电路保持功能是通过逻辑门控制秒计数器输入端的1Hz脉冲实现的。正常情况下, 开关

11、不影响脉冲输入即秒正常计数，当按下开关后，使脉冲无法进入计数端，从而实现计时保持功能。3.6报时电路：整点报时功能可以通过组合逻辑电路实现。当计数器的各位呈现特定的电平 时，可以选通特定的与门与非门，将指定的频率信号送入蜂鸣器中，实现在规定的时刻以一定的频率进行发音报时。3.7译码显示电路：显示功能是通过数选器、译码器、码转换器和7段显示管实现的。因为实验中只用一个译码显示单元，7个7段码（4个用于显示时分)，所以通过2片4 选74153和一个7448显示译码器配合，根据计数器的信号进行数码管的动态显示。4、电路各个模块的设计4.1基本电路的设计4.1.1脉冲发生电路的设计通过分频电路将实验箱

12、的48Mhz分成lhz (为基本计时电路提供时钟），2hz 快速校星期、校时、校分，500hz、lKhz为报时电路提供脉冲。（1）2分频电路设计2分频电路有一个D触发器和非门组成，当D时钟达到上升沿时，Q发生跳变，输出端频率为输入端的二分之一。图4.1仿真波形结果：图4.2封装图：图4.3（2）10分频电路设计 10分频电路由一片74160和一个与非门得到，取最高位QA为计数器的输出端，电路图如下：图4.4 仿真波形结果：图4.510分频封装图图4.6（3）1k分频电路设计 1k分频电路是由3个10分频串联而成，如下图：图4.7 仿真波形图：图4.8 1000分频封装图：图4.9（4）24分频

13、电路设计 24分频电路是由2个74160十进制计数器组成，一个计数器作为十位，由0计数至2，另一个作为个位，由0计数至9，通过与非门使整个计数器在由0计数至23时置位为0，如下图：图4.7 仿真波形图：图4.8 24分频封装图：图4.9（5）脉冲发生电路图4.10封装图：图4.11从上图我们可以比较清晰的看出，通过一系列分频器的作用后，我们可以大致将48MHz的信号源频率，大体上分为1Hz, 2Hz, 100Hz, 500Hz, 1000Hz。其中，1Hz, 2Hz用作计数与较分较时，500Hz, 1000Hz用作报时，100Hz用作秒表中的秒分计数频率。4.1.2计时电路的设计（1）模60计

14、数器设计模60计数器是由两片74160构成的同步计数器。左边的74160为秒的个位,右边的74160为秒的十位。左边的74160从0000记到1001时，RCO为1,使右边的cl2打开，秒十位送一个脉冲信号计一，满足了逢十进一，由于秒的计数为从00开始，于是当个位为9，十位为5时，即从00”59”时，满足60秒的要求，这时输出端out为1,代表满60秒向分进一。如下图：图4.12仿真波形图如下：图4.13封装图如下：图4.14图中en为使能端，控制计数器的开启或关闭，cll与cl2为异步清零端，低电平有效，elk为时钟端，out为进位信号输出端，ql4.1为输出秒个位的4个二进制表示数，qh4

15、.1为输出秒十位的4个二进制表示数。（2）模24计数器设计图4.15模24计数器所用的元件与模60计数器所用元件大致上相同，均两为片74160,且均为同步计数。左边的74160代表的是时的个位，右边的74160代表的为时的十位。当左边为3,右边为2时，满足0023这24小 时的计数，同时通过id端将两片74160置零，以此完成模24小时的计数，如下图：仿真波形图图4.16封装图图4.17上图中，en为使能端，cll与cl2为异步清零端，低电平能有效，clk为时钟 信号，ql4.1为表示小时的个位的4位2进制数，qh4.1为表示小时的十位 的4位2进制数。（3）计时总电路的设计计时总电路是由两个

16、模60计数器与一个模24计数器构成。从上到下，依次完成的是时、分、秒的计数，秒的进位 out与分的使能端enm直接相连，完成的是逢60秒分进一的计数原则。图4.18封装图：图4.194.1.3保持与清零电路的设计电路图如下：图4.20封装图如下：图4.214.1.4报时电路的设计当计时到59分53秒，59分55秒，59分57秒时，分别发出一声较低的 蜂鸣声（500hz);当计时到59分59秒时，发出一声较高的蜂鸣声（lkhz)。需要在某时刻报时，就在时刻输出信号1作为触发信号，选通报时脉冲信号进行报时，电路图如下：图4.22封装图如下：图4.23图中，ml4.1为秒的个位，sll,sl2分的十

17、位二进制码中的一四位数， sl3,sl4为分的个位二进制码中的一三位数，sh3与sh1为时的十位二进制码中的一三位数。4.1.5译码显示电路的设计译码显示电路的原理图：图4.24显示电路主要由数据选择器74151、译码器74138、计数器、显示译码器7447 和数码显示管组成计数器74161设计为模8的循环计数器，其输出既作为4片 74151的控制端，又作为38译码器74138的控制端。当计数器计数到某一个数值时，四片74151同时选取对应位的输入组成计时器某一位的BCD编码，接入 显示译码器7447,与此同时根据计数器的数值，74138译码器也通过数码管的使 能端选择对应位有效，从而在实验箱

18、上显现数据。扫描的频率为lKHz,因为人眼 的视觉停留，会感觉七个数码管同时显示。因为实验要求只用一个显示译码器7447,所以考虑用动态扫描显示法进行 数据显示，即每次只显示一位，按照一定的显示时间间隔轮流显示。每个显示位 均为四位二进制数，所以需要4片数选器，要显示的位有时分秒6位 (HH,HL,MH,ML,SH,SL),加上星期显示1位,最高空位为0,所以共8位。数选器的选择信号有三位，所以要用一个模8循环计数器作为数选器的地址选择端，供轮流选择带显示的数据，此外，还要用一个3-8译码器来选择数码管(DIG 位)来显示对应的数据。实验电路图如下所示：图4.25封装图如下：图4.264.1.

19、6消颤电路的设计消颤开关由D触发器构成，利用D触发器锁存开关的动作信号，并且屏蔽抖动，消颤电路如下：图4.27仿真波形图：图4.28封装图：图4.29将所有开关接入消颤电路后，可以得到消颤电路组，如下图所示：图4.30封装图如下：图4.314.2闹钟电路设计4.2.1闹表校分较时电路设计 电路图如下：图4.32校分封装图：图4.33（2）闹表较时电路的设计校时电路的内部结构与校分电路是完全一样的，这是由于它们的工作原理相 同。但需要注意的是，除了校时信号驱动着小时在计数外，还有来自59分59 秒的自然进位信号，两者只要有一个满足即可。因此，我们还要添加一个与门与 或门来表示，电路图如下：图4.

20、34较时封装图：图4.354.2.2闹表比较电路设计电路图如下：图4.36封装图如下：图4.375、实验电路总图图5.16、程序下载与调试6.1引脚分配电路完成后点击工具栏中Assignments，选择Pins进行引脚设置，管脚分配保存好后，选择AssignmentsDevice，点击“Device and Pin Option”具体设置式如下：图6.16.2 程序下载图6.27、实验感想与总结在第一节课上，老师花了很多时间给我们讲解了Quartus软件的使用，还布置了本周实验的内容及要求。之后的一个星期里，我们自己设计电路、一步步的检查与操作，熟悉了对Quartus软件的使用方法，也逐渐掌握

21、了多功能数字钟设计的原理及思路。这次实验不仅仅是对以前所学数电知识的一次回顾，更是将所学的知识运用到实际当中去的一次实践。在开始设计分频器的初期，我就复习了例如D 触发器、74160等元器件的功能、作用，在计数器设计部分，自己又回顾了同步计数与异步计数的差异学会用已学器件设计不同模的计数器，开始的分频电路、加法电路很重要，我花了较长时间去设计连线， 这也为之后能顺利显示报时计数打下了基础。实验中，第一次连好的电路难免会出错，每次下载时都抱有期望，但结果总是差强人意。其实，实验的目的不仅仅是要你掌握、巩固所学数电的相关知识，更重要的是通过这一个多星期的学习、试验， 你要在一次次的失败中总结教训，学会分析问题、解决问题，培养自己学习、分 析、动手的能力，以便在以后遇到其他问题时也能通过自己的努力找到答案。我 觉得这才是我所获最多的。此次试验，我受益匪浅，不但增加牢固了知识，还加强了动手实践能力；希望以后有更多机会。8、鸣谢在本次实验中，首先要感谢蒋立平老师给予的详细指导，感谢一起做实验的同学的热心帮助。正是我们的共同努力，才能顺利的完成本次任务。参考文献1 EDA设计实验指导书. 南京理工大学电子技术中心。2 周立功. EDA设计实验与实践，北京，北京航空航天大学。3 蒋立平，姜萍，谭雪琴，花汉兵， 数字逻辑电路与系统设计, 电子工业出版社。