2022年ModelSim-Altera_.仿真入门教程 .pdf

《2022年ModelSim-Altera_.仿真入门教程 .pdf》由会员分享，可在线阅读，更多相关《2022年ModelSim-Altera_.仿真入门教程 .pdf（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、平台软件： ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition 内容1 设计流程使用 ModelSim仿真的基本流程为：图 1.1 使用 ModelSim仿真的基本流程2 开始2.1 新建工程打开 ModelSim后，其画面如图2.1 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 22 页 - - - - - - - - - 图 2.1 ModelSim画面1. 选择 FileNewPreject创建一个新

2、工程。打开的Create Project对话框窗口，可以指定工程的名称、路径和缺省库名称。一般情况下，设定Default Library Name为 work 。指定的名称用于创建一个位于工程文件夹内的工作库子文件夹。该对话框如图2.2 所示，此外还允许通过选择.ini 文件来映射库设置，或者将其直接拷贝至工程中。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 22 页 - - - - - - - - - 图 2.2 创建工程的对话框2. 按照图 2.3 所示，设置Pro

3、ject Name为 LED_FLOW ，Project Location为 D:/led_flow。图 2.3 输入工程信息当单击 OK 按钮后，在主体窗口的下方将出现Project标签，如图2.4 所示。图 2.4 Project标签名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 22 页 - - - - - - - - - 3. 之后，将出现Add Items to the Project的对话框，如图2.5 所示。图 2.5 在工程中，添加新项目2.2 在工程中，

4、添加新项目在 Add Items to the Project对话框中，包括以下选项：?Create New File 使用源文件编辑器创建一个新的Verilog、VHDL 、TCL 或文本文件?Add Existing File 添加一个已存在的文件?Create Simulation 创建指定源文件和仿真选项的仿真配置?Create New Folder 创建一个新的组织文件夹1. 单击 Create New File。打开图 2.6 所示窗口。图 2.6 创建工程文件夹2. 输入文件名称： LED_FLOW ，然后选择文件类型为Verilog。名师资料总结 - - -精品资料欢迎下载 -

5、 - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 22 页 - - - - - - - - - 图 2.7 输入工程文件信息3. 单击 OK ，关闭本对话框。新的工程文件将会在工程窗口显示。单击Close ，以关闭 Add Items to the Project。图 2.8 新的设计文件LED_FLOW.v 4. 双击打开 LED_FLOW.v文件（注意：若是Verilog文件已经关联了其他的文本编辑器，则双击后在关联的文本编辑器中打开）。图 2.9 LED_FLOW代码输入窗口名师资料总结 - - -精品资料欢迎

6、下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 22 页 - - - - - - - - - 在 LED_FLOW.v输入下面的测试平台代码：view sourceprint?01timescale1ns/1ns 02module LED_FLOW; 0304reg CLOCK_50M; 05reg RST_N; 06wire 9:0 LED; 0708led led_inst 09( 10 .clk_50M(CLOCK_50M), 11 .reset_n(RST_n), 12 .led(LED) 13);

7、 1415initial16begin17 CLOCK_50M = 0; 18 while(1) 19 #10 CLOCK_50M = CLOCK_50M; 20end2122initial23begin24 RST_N = 0; 25 while(1) 26 #10 RST_N = 1; 27end2829initial30begin31 $display($time,CLOCK_50M=%d RST_N=%d LED =%d, CLOCK_50M, RST_N, LED); 32end3334endmodule名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - -

8、 - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 22 页 - - - - - - - - - 录入完代码后，单击Save 。图 2.10 输入 testbench代码5. 选择 FileNewSourceVerilog，创建新的Verilog文件，如图2.11所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 22 页 - - - - - - - - - 图 2.11 创建新的 Verilog文件6. 录入下面的代码，录入画面

9、如图2.12 所示。view sourceprint?1timescale1ns/1ns 2module led( 3 inputclk_50M, / System clock 50MHz 4 inputreset_n, / System reset 5 outputreg 9:0 led / led 6); 78reg 13:0 counter = 0; 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 22 页 - - - - - - - - - 9reg 3:0 st

10、ate = 0;view sourceprint?01always (posedgeclk_50M, negedge reset_n) 02 if(!reset_n) 03 counter = 0; 04 else05 counter = counter + 1b1; 0607always (posedgecounter13) 08 if(!reset_n) 09 state = 0; 10 else11 begin12 if(state = 4b1001) 13 state = 0; 14 else15 state = state + 1b1; 16 end1718always (posed

11、geclk_50M, negedge reset_n) 19 if(!reset_n) 20 led = 0; 21 else22 begin23 case(state) 24 4b0000: led = 10b00000_00001; 25 4b0001: led = 10b00000_00010; 26 4b0010: led = 10b00000_00100; 27 4b0011: led = 10b00000_01000; 28 4b0100: led = 10b00000_10000; 29 4b0101: led = 10b00001_00000; 30 4b0110: led =

12、 10b00010_00000; 31 4b0111: led = 10b00100_00000; 32 4b1000: led = 10b01000_00000; 33 4b1001: led = 10b10000_00000; 34 default: led Save，输入文件名：led.v ，单击 Save ，如图 2.13所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 22 页 - - - - - - - - - 图 2.13 保存 led.v 8. 选择

13、 ProjectAdd to ProjectExisting File，如图 2.14所示。图 2.14添加文件到工程中9. 单击 Browse，选择 led.v ，如图 2.15 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 11 页，共 22 页 - - - - - - - - - 图 2.15 选择待加入工程的文件10. 单击 打开 ，在 Add file to the project窗口，单击 OK 。2.3 编译文件在 Project标签下的 Status列的问号，

14、 表示文件尚未编译进工程，或者在最后编译前， 源文件有所改动。欲编译文件，选择CompileCompile All 。1. 倘若此处没有错误，编译成功的消息，就会在Transcript窗口如图 2.6 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 12 页，共 22 页 - - - - - - - - - 图 2.16 编译成功3 仿真工程3.1 开始仿真1. 单击 Library图标，选择 work，单击 + 以展开选项， 然后选择LED_FLOW。单击右键， 选择编译，如

15、图 3.1 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 13 页，共 22 页 - - - - - - - - - 图 3.1 单击 Simulate 2. 单击 Simulate，到达图 3.2 所示画面。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 14 页，共 22 页 - - - - - - - - - 图 3.2 仿真窗口4. 在图 3.2 中，单击

16、LED_FLOW，单击右键， 然后选择 AddTo WaveAll Items in region，然后单击左键。出现图3.3 所示画面。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 15 页，共 22 页 - - - - - - - - - 图 3.3 Add To Wave 3.2 仿真设置1. 完成上述最后一步后，波形窗口出现。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - -

17、 - 第 16 页，共 22 页 - - - - - - - - - 图 3.4 波形窗口2. 在 Run Length列输入仿真时间长度为10ms，如图 3.5 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 17 页，共 22 页 - - - - - - - - - 图 3.5 设置 Run Length 3. 单击 Run 按钮，如图3.6 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理

18、 - - - - - - - 第 18 页，共 22 页 - - - - - - - - - 图 3.6 运行仿真4. 运行若干秒后，将会如图3.9 所示的仿真结果。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 19 页，共 22 页 - - - - - - - - - 图 3.7 显示仿真结果5. 连续单击 Zoom Out图标，可查看仿真的完整波形，如图3.8 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - -

19、 名师精心整理 - - - - - - - 第 20 页，共 22 页 - - - - - - - - - 图 3.8 波形窗口6. 单击鼠标所指的 + ，展开 LED_FLOW的波形，如图3.9 所示。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 21 页，共 22 页 - - - - - - - - - 图 3.9 展开波形通过放大 / 缩小波形，可以观察到LED 的值在保持变化，即LED 的时序效果。若将其移植到Quartus II中，适当配置后，经过综合、时序分析、引脚分配、配置及下载等，即可实现跑马灯的效果。至此，仿真的所有进程完毕。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 22 页，共 22 页 - - - - - - - - -