pcb布局技巧(11页).doc

《pcb布局技巧(11页).doc》由会员分享，可在线阅读，更多相关《pcb布局技巧(11页).doc（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-pcb布局技巧-第 11 页 PCB 布局、布线基本原则 一、 元件布局基本规则 1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近 集中原则，同时数字电路和模拟电路分开； 2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于 M2.5）、4mm（对于M3）内不得贴装元器件； 3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体 短路； 4. 元器件的外侧距板边的距离为5mm； 5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm； 6. 金属壳体元器件和金属件（屏蔽

2、盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间 距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm； 7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布； 8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别 应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及 电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9. 其它元器件的布置： 所有IC 元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出 现两个方向时，两个方向互相

3、垂直； 10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)； 11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过； 12、贴片单边对齐，字符方向一致，封装方向一致； 13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则 1、画定布线区域距PCB 板边1mm 的区域内，以及安装孔周围1mm 内，禁止布线； 2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu 入出线不应低于10mil（或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil； 4、 双列直插：焊盘

4、60mil，孔径40mil；1/4W 电阻： 51*55mil（0805 表贴）；直插时焊盘62mil，孔径42mil； 无极电容： 51*55mil（0805 表贴）；直插时焊盘50mil，孔径28mil； 5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。 如何提高抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、 下面的一些系统要特别注意抗电磁干扰： (1) 微控制器时钟频率特别高，总线周期特别快的系统。 (2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 (3) 含微弱模拟信号电路以及高精度A/D 变换电

5、路的系统。 2、 为增加系统的抗电磁干扰能力采取如下措施： (1) 选用频率低的微控制器： 选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中 的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声 源，微控制器产生的最有影响的高频噪声大约是时钟频率的3 倍。 (2) 减小信号传输中的畸变 微控制器主要采用高速CMOS 技术制造。信号输入端静态输入电流在1mA 左右，输入电容10PF 左右，输入阻 抗相当高，高速CMOS 电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很 长线引到

6、输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当TpdTr 时， 就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为， 信号在印制板引线的传输速度，约为光速的1/3 到1/2 之间。微控制器构成的系统中常用逻辑电话元件的Tr（标 准延迟时间）为3 到18ns 之间。 在印制线路板上，信号通过一个7W 的电阻和一段25cm 长的引线，线上延迟时间大致在420ns 之间。也就是 说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于

7、2 个。当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷 线路板上的集成块之间的信号传输，要避免出现TdTrd 的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则： 信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 (3) 减小信号线间的交*干扰： A 点一个上升时间为Tr 的阶跃信号通过引线AB 传向B 端。信号在AB 线上的延迟时间是Td。在D 点，由于 A 点信号的向前传输，到达B 点后的信号反射和AB 线的延迟，Td 时间以后会感应出一个宽度为Tr 的页脉冲 信号。在C 点，由于AB 上信

8、号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td 的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C 点信号的di/at 有关，与线间距离有关。当两信 号线不是很长时，AB 上看到的实际是两个脉冲的迭加。 CMOS 工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100200mv 噪声并不影响 其工作。若图中AB 线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面 积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小 了信号线的特性阻抗，信号在D 端的反射大为减小。特性

9、阻抗与信号线到地间的介质的介电常数的平方成反比， 与介质厚度的自然对数成正比。若AB 线为一模拟信号，要避免数字电路信号线CD 对AB 的干扰，AB 线下方 要有大面积的地，AB 线到CD 线的距离要大于AB 线与地距离的23 倍。可用局部屏蔽地，在有引结的一面引 线左右两侧布以地线。 (4) 减小来自电源的噪声 电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其 它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身 也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 (5) 注意印刷线板与元器

10、件的高频特性 在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布 电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大 于噪声频率相应波长的1/20 时，就产生天线效应，噪声通过引线向外发射。 印刷线路板的过孔大约引起0.6pf 的电容。 一个集成电路本身的封装材料引入26pf 电容。 一个线路板上的接插件，有520nH 的分布电感。一个双列直扦的24 引脚集成电路扦座，引入418nH 的分布电 感。 这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。 (

11、6) 元件布置要合理分区 元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局 上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开， 使相互间的信号耦合为最小。 G 处理好接地线 印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电 源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓 单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最

12、后都汇集到这个接地点上来。与印 刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号 用的屏蔽电缆，一端接地为好。 对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。 (7) 用好去耦电容。 好的高频去耦电容可以去除高到1GHZ 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线 路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄 能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典 型的去耦电容为0.1uf 的去耦电容有5nH

13、 分布电感，它的并行共振频率大约在7MHz 左右，也就是说对于10MHz 以下的噪声有较好的去耦作用，对40MHz 以上的噪声几乎不起作用。 1uf，10uf 电容，并行共振频率在20MHz 以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和 一个1uf 或10uf 的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。 每10 片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解 电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。 去耦电容值的选取并不严格，可按C=1/f 计算；即10MH

14、z 取0.1uf，对微控制器构成的系统，取0.10.01uf 之 间都可以。 3、 降低噪声与电磁干扰的一些经验。 (1) 能用低速芯片就不用高速的，高速芯片用在关键地方。 (2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。 (3) 尽量为继电器等提供某种形式的阻尼。(4) 使用满足系统要求的最低频率时钟。 (5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。 (6) 用地线将时钟区圈起来，时钟线尽量短。 (7) I/O 驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号 也要加滤波，同时用串终端电阻的办法，减小信号反射。 (

15、8) MCD 无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量 使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。 (11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。 (12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源， 地的容生电感。 (13) 时钟、总线、片选信号要远离I/O 线和接插件。 (14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是

16、时钟。 (15) 对A/D 类器件，数字部分与模拟部分宁可统一下也不要交*。 (16) 时钟线垂直于I/O 线比平行I/O 线干扰小，时钟元件引脚远离I/O 电缆。 (17) 元件引脚尽量短，去耦电容引脚尽量短。 (18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。 (19) 对噪声敏感的线不要与大电流，高速开关线平行。 (20) 石英晶体下面以及对噪声敏感的器件下面不要走线。 (21) 弱信号电路，低频电路周围不要形成电流环路。 (22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。 (23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 (24

17、) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。PCB 布局布线基本规则2009-07-26 16:15一、元件布局基本规则1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；4. 元器件的外侧距板边的距离为5mm；5. 贴装元件焊盘的外侧

18、与相邻插装元件的外侧距离大于2mm；6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔；9. 其它元器件的布置：所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极

19、性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；12、贴片单边对齐，字符方向一致，封装方向一致；13、有极性的器件在以同一板上的极性标示方向尽量保持一致。 二、元件布线规则1、画定布线区域距PCB板边1mm的区域内，以及安装孔周围1mm内，禁止布线；2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil；3、正常过孔不低于30

20、mil；4、 双列直插：焊盘60mil，孔径40mil；1/4W电阻： 51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil；无极电容： 51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil；5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。如何提高抗干扰能力和电磁兼容性 在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？1、 下面的一些系统要特别注意抗电磁干扰：(1) 微控制器时钟频率特别高，总线周期特别快的系统。(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。(3) 含微弱模拟信号电路以及高精度A/D

21、变换电路的系统。2、 为增加系统的抗电磁干扰能力采取如下措施：(1) 选用频率低的微控制器：选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。(2) 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端

22、，反射问题就很严重，它会引起信号畸变，增加系统噪声。当TpdTr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在420ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。当信号的上升时间快于信号延迟时间，就要按照快

23、电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现TdTrd的情况，印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则：信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。(3) 减小信号线间的交*干扰：A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是

24、信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线C

25、D对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的23倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。(4) 减小来自电源的噪声电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。(5) 注意印刷线板与元器件的高频特性在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产

26、生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容。一个集成电路本身的封装材料引入26pf电容。一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入418nH的分布电感。这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。(6) 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，

27、大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。G 处理好接地线印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严

28、重的电路应该用金属罩屏蔽起来。(7) 用好去耦电容。好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在

29、电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.10.01uf之间都可以。3、 降低噪声与电磁干扰的一些经验。(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。(2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。(3) 尽量为继电器等提供

30、某种形式的阻尼。(4) 使用满足系统要求的最低频率时钟。(5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。(6) 用地线将时钟区圈起来，时钟线尽量短。(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。(11)

31、印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。(13) 时钟、总线、片选信号要远离I/O线和接插件。(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。(15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。(17) 元件引脚尽量短，去耦电容引脚尽量短。(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。(19) 对噪声敏感的线不要与

32、大电流，高速开关线平行。(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。(21) 弱信号电路，低频电路周围不要形成电流环路。(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。1 布局的设计 Protel 虽然具有自动布局的功能,但并不能完全满足高频电路的工作需要,往往要凭借设计者的经验,根据具体情况,先采用手工布局的方法优化调整部分元器件的位置,再结合自动布局完成PCB的整体设计。布局的合理与否直

33、接影响到产品的寿命、稳定性、EMC (电磁兼容)等,必须从电路板的整体布局、布线的可通性和PCB的可制造性、机械结构、散热、EMI(电磁干扰) 、可靠性、信号的完整性等方面综合考虑。 一般先放置与机械尺寸有关的固定位置的元器件,再放置特殊的和较大的元器件,最后放置小元器件。同时,要兼顾布线方面的要求,高频元器件的放置要尽量紧凑,信号线的布线才能尽可能短,从而降低信号线的交叉干扰等。 1.1 与机械尺寸有关的定位插件的放置 电源插座、开关、PCB之间的接口、指示灯等都是与机械尺寸有关的定位插件。通常,电源与PCB之间的接口放到PCB的边缘处,并与PCB 边缘要有3 mm5 mm的间距;指示发光二

34、极管应根据需要准确地放置;开关和一些微调元器件,如可调电感、可调电阻等应放置在靠近PCB 边缘的位置,以便于调整和连接;需要经常更换的元器件必须放置在器件比较少的位置,以易于更换。 1.2 特殊元器件的放置 大功率管、变压器、整流管等发热器件,在高频状态下工作时产生的热量较多,所以在布局时应充分考虑通风和散热,将这类元器件放置在PCB上空气容易流通的地方。大功率整流管和调整管等应装有散热器,并要远离变压器。电解电容器之类怕热的元件也应远离发热器件,否则电解液会被烤干,造成其电阻增大,性能变差,影响电路的稳定性。 易发生故障的元器件,如调整管、电解电容器、继电器等,在放置时还要考虑到维修方便。对

35、经常需要测量的测试点,在布置元器件时应注意保证测试棒能够方便地接触。 由于电源设备内部会产生50 Hz泄漏磁场,当它与低频放大器的某些部分交连时,会对低频放大器产生干扰。因此,必须将它们隔离开或者进行屏蔽处理。放大器各级最好能按原理图排成直线形式,如此排法的优点是各级的接地电流就在本级闭合流动,不影响其他电路的工作。输入级与输出级应当尽可能地远离,减小它们之间的寄生耦合干扰。 考虑各个单元功能电路之间的信号传递关系,还应将低频电路和高频电路分开,模拟电路和数字电路分开。集成电路应放置在PCB的中央,这样方便各引脚与其他器件的布线连接。 电感器、变压器等器件具有磁耦合,彼此之间应采用正交放置,以

36、减小磁耦合。另外,它们都有较强的磁场,在其周围应有适当大的空间或进行磁屏蔽,以减小对其他电路的影响。 在PCB的关键部位要配置适当的高频退耦电容,如在PCB电源的输入端应接一个10F100 F的电解电容,在集成电路的电源引脚附近都应接一个0.01 pF左右的瓷片电容。有些电路还要配置适当的高频或低频扼流圈,以减小高低频电路之间的影响。这一点在原理图设计和绘制时就应给予考虑,否则也将会影响电路的工作性能。 元器件排列时的间距要适当,其间距应考虑到它们之间有无可能被击穿或打火。 含推挽电路、桥式电路的放大器,布置时应注意元器件电参数的对称性和结构的对称性,使对称元器件的分布参数尽可能一致。 在对主

37、要元器件完成手动布局后,应采用元器件锁定的方法,使这些元器件不会在自动布局时移动。即执行Edit change命令或在元器件的Properties选中Locked就可以将其锁定不再移动。 1.3 普通元器件的放置 对于普通的元器件,如电阻、电容等,应从元器件的排列整齐、占用空间大小、布线的可通性和焊接的方便性等几个方面考虑,可采用自动布局的方式。 2 布线的设计 布线是在合理布局的基础上实现高频PCB 设计的总体要求。布线包括自动布线和手动布线两种方式。通常,无论关键信号线的数量有多少,首先对这些信号线进行手动布线,布线完成后对这些信号线布线进行仔细检查,检查通过后将其固定,再对其他布线进行自

38、动布线。即采用手动和自动布线相结合来完成PCB的布线。 在高频PCB的布线过程中应特别注意以下几个方面问题。 2.1 布线的走向 电路的布线最好按照信号的流向采用全直线,需要转折时可用45折线或圆弧曲线来完成,这样可以减少高频信号对外的发射和相互间的耦合。高频信号线的布线应尽可能短。要根据电路的工作频率,合理地选择信号线布线的长度,这样可以减少分布参数,降低信号的损耗。制作双面板时,在相邻的两个层面上布线最好相互垂直、斜交或弯曲相交。避免相互平行,这样可以减少相互干扰和寄生耦合。 高频信号线与低频信号线要尽可能分开,必要时采取屏蔽措施,防止相互间干扰。对于接收比较弱的信号输入端,容易受到外界信

39、号的干扰,可以利用地线做屏蔽将其包围起来或做好高频接插件的屏蔽。同一层面上应该避免平行走线,否则会引入分布参数,对电路产生影响。若无法避免时可在两平行线之间引入一条接地的铜箔,构成隔离线。 在数字电路中,对于差分信号线,应成对地走线,尽量使它们平行、靠近一些,并且长短相差不大。 2.2 布线的形式 在PCB的布线过程中,走线的最小宽度由导线与绝缘层基板之间的粘附强度以及流过导线的电流强度所决定。当铜箔的厚度为0.05mm、宽度为1mm 1.5 mm时,可以通过2A电流。温度不会高于3 ,除一些比较特殊的走线外,同一层面上的其他布线宽度应尽可能一致。在高频电路中布线的间距将影响分布电容和电感的大

40、小,从而影响信号的损耗、电路的稳定性以及引起信号的干扰等。在高速开关电路中,导线的间距将影响信号的传输时间及波形的质量。因此,布线的最小间距应大于或等于0.5 mm,只要允许,PCB布线最好采用比较宽的线。 印制导线与PCB的边缘应留有一定的距离(不小于板厚) ,这样不仅便于安装和进行机械加工,而且还提高了绝缘性能。 布线中遇到只有绕大圈才能连接的线路时,要利用飞线,即直接用短线连接来减少长距离走线带来的干扰。 含有磁敏元件的电路其对周围磁场比较敏感,而高频电路工作时布线的拐弯处容易辐射电磁波,如果PCB中放置了磁敏元件,则应保证布线拐角与其有一定的距离。 同一层面上的布线不允许有交叉。对于可

41、能交叉的线条,可用“钻”与“绕”的办法解决,即让某引线从其他的电阻、电容、三极管等器件引脚下的空隙处“钻”过去,或从可能交叉的某条引线的一端“绕”过去。在特殊情况下,如果电路很复杂,为了简化设计,也允许用导线跨接解决交叉问题。 当高频电路工作频率较高时,还需要考虑布线的阻抗匹配及天线效应问题。 2.3 电源线与地线的布线要求 根据不同工作电流的大小,尽量加大电源线的宽度。高频PCB应尽量采用大面积地线并布局在PCB的边缘,可以减少外界信号对电路的干扰;同时,可以使PCB的接地线与壳体很好地接触,使PCB的接地电压更加接近于大地电压。应根据具体情况选择接地方式,与低频电路有所不同,高频电路的接地

42、线应该采用就近接地或多点接地的方式,接地线短而粗,以尽量减少地阻抗,其允许电流要求能够达到3倍于工作电流的标准。扬声器的接地线应接在PCB 功放输出级的接地点,切勿任意接地。 在布线过程中还应该及时地将一些合理的布线锁定,以免多次重复布线。即执行EditselectNet命令在预布线的属性中选中Locked就可以将其锁定不再移动。 3 焊盘及敷铜的设计 3.1 焊盘与孔径 在保证布线最小间距不违反设计的电气间距的情况下,焊盘的设计应较大,以保证足够的环宽。一般焊盘的内孔要比元器件的引线直径稍微大一点,设计过大,容易在焊接中形成虚焊。焊盘外径D 一般不小于(d+1.2)mm,其中d为焊盘内孔径,

43、对于一些密度比较大的PCB ,焊盘的最小值可以取(d+1.0) mm。焊盘的形状通常设置为圆形,但是对于DIP封装的集成电路的焊盘最好采用跑道形,这样可以在有限的空间内增大焊盘的面积,有利于集成电路的焊接。布线与焊盘的连接应平滑过渡,即当布线进入圆焊盘的宽度较圆焊盘的直径小时,应采用补泪滴设计。 需要注意的是,焊盘内孔径d的大小是不同的,应当根据实际元器件引线直径的大小加以考虑,如元件孔、安装孔和槽孔等。而焊盘的孔距也要根据实际元器件的安装方式进行考虑,如电阻、二极管、管状电容器等元件有“立式”、“卧式”两种安装方式,这两种方式的孔距是不同的。此外,焊盘孔距的设计还要考虑元器件之间的最小间隙要

44、求,特别是特殊元器件之间的间隙需要由焊盘间的孔距来保证。 在高频PCB中,还要尽量减少过孔的数量,这样既可减少分布电容,又能增加PCB的机械强度。总之,在高频PCB的设计中,焊盘及其形状、孔径与孔距的设计既要考虑其特殊性,又要满足生产工艺的要求。采用规范化的设计,既可降低产品成本,又可在保证产品质量的同时提高生产的效率。 3.2 敷铜 敷铜的主要目的是提高电路的抗干扰能力,同时对于PCB散热和PCB的强度有很大好处,敷铜接地又能起到屏蔽的作用。但是不能使用大面积条状铜箔,因为在PCB的使用中时间太长时会产生较大热量,此时条状铜箔容易发生膨胀和脱落现象,因此,在敷铜时最好采用栅格状铜箔,并将此栅格与电路的接地网络连通,这样栅格将会有较好的屏蔽效果,栅格网的尺寸由所要重点屏蔽的干扰频率而定。 在完成布线、焊盘和过孔的设计后,应执行DRC(设计规则检查) 。在检查结果中详细列出了所设计的图与所定义的规则之间的差异,可查出不符合要求的网络。但是,首先应在布线前对DRC进行参数设定才可运行DRC,即执行ToolsDesign Rule Check命令。 4 结束语 高频电路PCB的设计是一个复杂的过程,涉及的因素很多,都可能直接关系到高频电路的工作性能。因此,设计者需要在实际的工作中不断研究和探索,不断积累经验,并结合新的EDA (电子设计自动化)技术才能设计出性能优良的高频电路PCB。