芯片测试的几个术语及解释(CP、FT、WAT).docx

《芯片测试的几个术语及解释(CP、FT、WAT).docx》由会员分享，可在线阅读，更多相关《芯片测试的几个术语及解释(CP、FT、WAT).docx（2页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、CP是把坏的Die挑出来，可以减少封装和测试的成本。可以更直接的知道Wafer的良率。FT是把坏的chip挑出来；检验封装的良率。8 %现在对于一般的wafer工艺，很多公司多吧CP给省了；减少成本。对整片的每个来测试而则对封装好的来测试。才会去封装。然后，确保封装后也。WAT是Wafer Acceptance Test，对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定； 2 M2 l7 X* D: K+ BCP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if needed），对一

2、些基本器件参数的测试，如vt,Rdson,BVdss,Igss,Idss等，一般测试机台的电压和功率不会很高； 1 0 b% u; : c w# D4 FT是packaged chip level的Final Test，主要是对于这个（CP passed）IC或Device芯片应用方面的测试，有些甚至是待机测试； % c; + b5 |0 Pass FT还不够，还需要作process qual和product qualCP测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level的Repair address，通过Laser Repair将CP测试中的Repair

3、able die修补回来，这样保证了yield和reliability两方面的提升。CP是对wafer进行测试,检查fab厂制造的工艺水平FT是对package进行测试,检查封装厂制造的工艺水平+ W! E# iR* ?8 u x1 C对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求)一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话，CP就失去意义了)。在测试方面，CP比较难的是探针

4、卡的制作，并行测试的干扰问题。FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis,写程序很麻烦。CP在整个制程中算是半成品测试，目的有2个，1个是监控前道工艺良率，另1个是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。最简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），所以有时会觉得FT的测试项比CP少很多。应该说WAT的测试项目和CP/FT是不同的。CP不是制造（FAB）测的!% Q) 8而CP的项目是从

5、属于FT的（也就是说CP测的只会比FT少），项目是完全一样的；不同的是卡的SPEC而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP时通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的最佳方案；所以除非你公司的wafer封装成device是唯一的，且WAT良率在99%左右，才会盲封的。据我所知盲封的DH很少很少，风险实在太大，不容易受控。WAT:wafer level的管芯或结构测试- tCP:wafer level的电路测试含功能. C, P/ 6 w7 ; S

6、# jFT:device level的电路测试含功能.CP = chip probing., j! J, z8 o1 g/ FT= FInal Test., Y. A6 sCP 一般是在测试晶圆，封装之前, 封装后都要FT的。不过bump wafer是在装上锡球，probing 后就没有FT. s4 E$ r1 FT 是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application.CP 用prober, probe card。FT 是handler, socket. CP 比较常见的是room temperature = 25度,FT 可能一般就是75或90度CP没有QA b

7、uy-off， FT 有CP 两方面1. 监控工艺.所以呢，觉得probe实际属于FAB范畴2. 6 w; o8 6 w I- l: C% B控制成本。financial g ate。我们知道FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，最有利于控制成本- FT:终测通常是测试项最多的测试了，有些客户还要求3温测试，成本也最大。J* L3 Z2 u+ uC. L至于测试项呢，1. 如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也看客户要求。2. . F+ s& Z6 k3 W: x5 G关于大电流测试

8、呢，FT多些，但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。/ y m+ c( B+ d6 X7 A/ b1 I6 4 Y3. 有些PAD会封装到DEVICE内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss1 E+ TCP测试主要是挑出坏die，修补die，然后保证die在基本的spec内，function well.1 X* tFT测试主要是package完后，保证die在严格的spec内能够function. % I6 J, v6 q4 K; x2 w+ E6 T& d; N S3 L$ CP的难点在于，如何在最短的时间内挑出坏die,修补die。: |5 r9 E9 n1 - O jFT的难点在于，如何在最短的时间内，保证出厂的Unit能够完成全部的Function。