模电数电复习题已整理.docx

《模电数电复习题已整理.docx》由会员分享，可在线阅读，更多相关《模电数电复习题已整理.docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第1章 常用半导体器件自测题三、写出图Tl.3 所示各电路的输出电压值，设二极管导通电压UD=0.7V。图T1.3 解：UO1=1.3V, UO2=0V, UO3=-1.3V, UO4=2V, UO5=1.3V, UO6=-2V。四、已知稳压管的稳压值UZ=6V，稳定电流的最小值IZmin=5mA。求图Tl.4 所示电路中UO1和UO2各为多少伏。 (a) (b)图T1.4 解：左图中稳压管工作在击穿状态，故UO1=6V。右图中稳压管没有击穿，故UO2=5V。五、电路如图T1.5所示，VCC=15V，b=100，UBE=0.7V。试问： (1)Rb=50kW时，Uo=? (2)若T临界饱和，则

2、Rb=?解：(1)， 。 图T1.5 (2)， 习题1.2电路如图P1.2 所示，已知(V)，试画出与的波形。设二极管导通电压可忽略不计。图P1.2 解图P1.2 解：与的波形如解图Pl.2所示。1.3电路如图P1.3所示，已知(V)，二极管导通电压UD=0.7V。试画出与的波形图，并标出幅值。图P1.3 解图P1.3 解：波形如解图Pl.3所示。第2章 基本放大电路2.7电路如图P2.7所示，晶体管的=80 ，。分别计算和时的Q点、和。 图P2.6 图P2.7 解：在空载和带负载情况下，电路的静态电流、均相等，它们分别为： 空载时，静态管压降、电压放大倍数、输入电阻和输出电阻分别为：时，静态

3、管压降、电压放大倍数分别为：2.9 已知图P2.9所示电路中，晶体管=100，=1.4k。(1)现已测得静态管压降UCEQ=6V，估算Rb；(2)若测得和的有效值分别为1mV和100mV，则负载电阻RL为多少？解：(1)，, (2)由,可得: 。 图P2.92.11 电路如图P2.11所示，晶体管=100，=100。(1)求电路的Q点、和；(2)若改用=200的晶体管，则Q点如何变化？(3)若电容Ce开路，则将引起电路的哪些动态参数发生变化？如何变化？解：(1)静态分析： 图P2.11动态分析： (2) =200时，（不变）； （不变）；（减小）；（不变）。 (3) Ce开路时，（减小）； （

4、增大）； （不变）。2.12 电路如图P2.12所示，晶体管的=80，=1k。(1)求出Q点； (2)分别求出RL=和RL=3k时电路的、和。解：(1)求解Q 点：(2)求解放大倍数和输入、输出电阻：RL=时； 图P2.12 RL=3k时；输出电阻：第3章 多级放大电路3.3基本放大电路如图P3.3(a)、(b)所示，图(a)虚线框内为电路，图(b)虚线框内为电路。由电路、组成的多级放大电路如图(c)、(d)、(e)所示，它们均正常工作。试说明图(c)、(d)、(e)所示电路中(1)哪些电路的输入电阻较大；(2)哪些电路的输出电阻较小；(3)哪个电路的电压放大倍数最大。 (a) (b) (c)

5、 (d) (e)图P3.3解：(1)图(d)、(e)所示电路的输入电阻比较大； (2)图(c)、(e)所示电路的输出电阻比较小；(3)图(e)所示电路的电压放大倍数最大。3.6图P3.6所示电路参数理想对称，晶体管的均为100， 。试求Rw的滑动端在中点时T1管和T2管的发射极静态电流以及动态参数Ad和Ri。图P3.6 图P3.7解：Rw 滑动端在中点时T1管和T2管的发射极静态电流分析如下： 动态参数Ad和Ri分析如下：3.7电路如图P3.7所示，T1和T2两管的均为140，均为4k。试问：若输入直流信号，则电路的共模输入电压差模输入电压输出动态电压解：电路的共模输入电压、差模输入电压、差模

6、放大倍数和动态电压 分别为：； 第6章 放大电路中的反馈6.7分别判断图P6.5 (a) 、(b) 、(e) 、(f) 所示各电路中引入了哪种组态的交流负反馈。解：(a)电压并联负反馈；(b) 电压串联负反馈；(e)电流并联负反馈；(f)电流串联负反馈。6.8 分别估算图6.4 (d)(h)所示各电路在理想运放条件下的电压放大倍数。解：各电路在理想运放条件下的电压放大倍数如下：(d) 电流并联负反馈: (e) 电压串联负反馈: (f) 电压串联负反馈: (g) 电压串联负反馈: (h) 电压串联负反馈: 6.9分别估算图6.5 (a)、 (b) 、(e) 、(f)所示各电路在深度负反馈条件下的

7、电压放大倍数。解：各电路在深度负反馈条件下的电压放大倍数如下：(a)电压并联负反馈：(b)电压串联负反馈：(e)电流并联负反馈：(f)电流串联负反馈：第7章 信号的运算和处理7.2电路如图P7.2所示，集成运放输出电压的最大幅值为14V，填表。(a) (b)图P7.2uI/V0.10.51.01.5uO1/VuO2/V解： ； 。当集成运放工作到非线性区时，输出电压不是+14V , 就是-14V。uI/V0.10.51.01.5uO1/V-1-5-10-14uO2/V1.15.511147.6试求图P7.6所示各电路输出电压与输入电压的运算关系式。(a) (b) (c) (d) 图P7.6 解

8、：在图示各电路中，集成运放的同相输入端和反相输入端所接总电阻均相等。各电路的运算关系式分析如下：(a) (b) (c) (d) 7.7在图P7.6所示各电路中，集成运放的共模信号分别为多少？写出表达式。解：因为集成运放同相输入端和反相输入端之间净输入电压为零，所以它们的电位就是集成运放的共模输入电压。图示各电路中集成运放的共模信号分别为：(a) (b) (c) (d) 7.11在图P7.11(a)所示电路中，已知输入电压uI的波形如图(b)所示，当t=0时uC =0。试画出输出电压uO的波形。 (a) (b)图P7.11 解：输出电压的表达式为当uI为常量时：若t=0时uO =0；则当t=5m

9、S时，。 当t=15mS时，。因此输出波形如解图P7.11所示。解图P7.11 7.15试求出图P7.15 所示电路的运算关系。 图P7.15 解：设A2的输出为uO2。因为R1的电流等于C 的电流，所以：又因为A2组成以uO为输入的同相比例运算电路，所以：比较以上两式，得：第二章 逻辑代数基础2.18 用卡诺图化简法将下列函数化为最简与或形式。(1) Y=ABC+ABD+CD+ABC+ACD+ACD;(2) Y=AB+AC+BV+CD;(3) Y=AB+BC+A+B+ABC;(4) Y=AB+AC+BC;(5) Y=ABC+AB+AD+C+BD;(6) Y(A,B,C)=M(0,1,2,5,

10、6,7);(7) Y(A,B,C,D)=M(0,1,2,5,8,9,10,12,14);(8) Y(A,B,C)=M(1,4,7);解：（1）画出函数的卡诺图，如图A2.18（a）,合并最小项后得到Y=A+D（2）画出函数的卡诺图，如图A2.18（b）,合并最小项后得到Y=AB+C+D（3）画出函数的卡诺图，如图A2.18（c）,合并最小项后得到 Y=1（4）画出函数的卡诺图，如图A2.18（d）,合并最小项后得到Y=AB+AC（5）画出函数的卡诺图，如图A2.18（e）,合并最小项后得到Y=B+C+D（6）画出函数的卡诺图，如图A2.18（f）,合并最小项后得到Y=AB+AC+BC（7）画出

11、函数的卡诺图，如图A2.18（g）,合并最小项后得到Y=AD+BC+BD+ACD（8）画出函数的卡诺图，如图A2.18（h）,合并最小项后得到Y=ABC+ABC+ABC2.19 化简下列逻辑函数(1) Y=AB+AC+CD+D(2) Y=A(CD+CD)+BCD+ACD+ACD(3) Y=(A+B)D)+(AB+BD)C+ACBD+D(4) Y=ABD+ABCD+BCD+(AB+C)(B+D)(5) Y=(ABCD+ACDE+BDE+ACDE)解：（1） Y=AB+AC+CD+D=AB+AC+C+D=AB+A+C+D=A+B+C+D（2） Y=A(CD+CD)+BCD+ACD+ACD=ACD+

12、ACD+BCD+ACD+ACD=CD(A+A)+BCD+ACD=CD+B(CD)+ACD=CD+ACD（3） Y=(A+B)D)+(AB+BD)C+ACBD+D=(AB)D)+ABC+BCD+ABCD+D=AB+AC+BC+D=AB+AC+D（4） Y=ABD+ABCD+BCD+(AB+C)(B+D)=ABD+ABCD+BCD+(A+B)C(B+D)=ABD+ABCD+BCD+BC+ACD=AB/D+BCD+BC+ACD 根据上式画出相应的卡诺图，如图A2.19(a).利用卡诺图进一步化简后得到 Y=BC+BD（5） 画出函数的卡诺图。填写这个卡诺图时，只要在括号内各个最小项对就位置上填入0，

13、在其余位置上填入1就行了。将括号内的逻辑式化为最小项之各形式得到Y(A,B,C,D,E)=(ABCD+ACDE+BDE+ACDE)=(m2+m6+m17+m18+m19+m22+m25+m27)将上式括号内最小项在卡诺图中的位置上填入0，而在卡诺图中其余最小项位置上填入1，就得到了图A2.19(b)的卡诺图。合并最小项后得出Y=AE+CE+BE+DE合并最小项时需注意，图中以双线为轴左右对称的最小项也是相邻的。2.20 写出图P2.20中各逻辑图的逻辑函数式，并化简为最简与或式。解：(a) Y=(ABC)(BC)=ABC+BC(b) Y=(A+C)+(A+B)+(B+C)=(A+C)(A+B)

14、(B+C)=ABC+ABC(c) Y1=(AB)(ACD)=AB+ACD Y2=(AB)(ACD)(ACD)(ACD)=AB+ACD+ACD+ACD(d) Y1=(AB)+C(AB)=AB+C(AB+AB)=AB+AC+BCY2=(AB)C=(AB)C+(AB)CABC+ABC+ABC第四章 组合逻辑电路4.1 分析图P4.1电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。解：从输入端到输出端逐级写出输出的逻辑函数式，然后化简，最后得到Y=ABC+ABC+ABC+ABC真值表如表A4.1.这是一个三变量的奇偶检测电路，当输入变量中有偶数个1和全0时输出为1，否则输出为

15、0.4.3 分析图P4.3电路的逻辑功能，写出Y1,Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解：从给定逻辑图的输入到输出逐级写出输出的逻辑式，最后得到输出为Y1=ABC+(A+B+C)(AB+AC+BC)=ABC+ABC+ABC+ABCY2=1B+BC+AC由真值表A4.3可见，这是一个全加器电路。A,B,C为加数，被加数和来自低位的进位，Y1和Y2是进位输出。第五章 触发器5.1 画出图P5.1由与非门组成的SR锁存器输出端Q,QQ的电压波形，输入端的电压波形如图中所示。解：见图A5.15.2 画出图P5.2由或非门组成的SR锁存器输出端Q,Q的电压波形，输入端的电压波形如图

16、中所示。解：见图A5.25.6 若将电平触发SR触发器的Q与R、Q与S相连，如图P5.6所示，试画出在CLK信号作用下Q和Q端的电压波形。已知CLK信号的宽度= 。为门电路的平均传输延迟时间，假定。设触发器的初始状态为Q=0.解：由于与非门G1G4都存在传输延迟时间，所以当CLK上升沿到达后，加在S端的高电平置1信号经过G1和G3两级门电路的延迟时间后，使Q端变为高电平。Q端的高电平反馈到G4的输入，经过G4的传输延迟时间后使Q端变为低电平。而在Q端变为高电平的同时，又使R端输入也变为高电平了，再经过门电路G2和G4的延迟时间后，将Q置成高电平，并反馈到G3输入端，经过G3的延迟时间后将Q端置成低电平。由于这时CLK已回到低电平，所以此后电路的状态不再改变，直到下一个CLK的高电平到来为止。根据上面的分析，就得到了图A5.6的波形图。